Hispanopedia Wiki
Articulo de referencia

CMOS

Inversor CMOS (una puerta lógica NOT ) El semiconductor de óxido metálico complementario ( CMOS / ˈ s iː m ɒ s / SEE -moss ) es un tipo de proceso de fabricación de transistores...

Hispanopedia WikiContenido en espanolLectura gratuita
Inversor CMOS (una puerta lógica NOT )

El semiconductor de óxido metálico complementario ( CMOS / ˈ s iː m ɒ s / SEE -moss ) es un tipo de proceso de fabricación de transistores de efecto de campo de óxido metálico (MOSFET) que utiliza pares complementarios y simétricos de MOSFET de tipo p y de tipo n para funciones lógicas. [ 1 ] La tecnología CMOS se utiliza para construir chips de circuitos integrados (CI), incluidos microprocesadores , microcontroladores , chips de memoria y otros circuitos lógicos digitales . CMOS superó a la lógica NMOS como el proceso de fabricación de MOSFET dominante para chips de integración a muy gran escala (VLSI) en la década de 1980, reemplazando al mismo tiempo la tecnología anterior de lógica transistor-transistor (TTL). Desde entonces, CMOS ha seguido siendo el proceso de fabricación estándar para dispositivos semiconductores MOSFET . A partir de 2011El 99% de los chips IC, incluyendo la mayoría de los IC digitales , analógicos y de señal mixta , se fabricaron utilizando tecnología CMOS. [ 2 ]

En 1948, John Bardeen y Walter Brattain , los inventores originales de la tecnología de transistores, patentaron un transistor de puerta aislada (IGFET) con una capa de inversión. El concepto de Bardeen constituye la base de la tecnología CMOS actual. El proceso CMOS fue presentado por Frank Wanlass y Chih-Tang Sah de Fairchild Semiconductor en la Conferencia Internacional de Circuitos de Estado Sólido en 1963. Posteriormente, Wanlass solicitó la patente estadounidense 3,356,858 para circuitos CMOS, la cual fue concedida en 1967. RCA comercializó la tecnología con la marca registrada "COS-MOS" a finales de la década de 1960, lo que obligó a otros fabricantes a buscar otro nombre, lo que llevó a que "CMOS" se convirtiera en el nombre estándar de la tecnología a principios de la década de 1970. Dos características importantes de los dispositivos CMOS son su alta inmunidad al ruido y su bajo consumo de energía estática . [ 3 ] Dado que un transistor del par MOSFET siempre está apagado, la combinación en serie consume una potencia significativa solo momentáneamente durante la conmutación entre los estados de encendido y apagado. En consecuencia, los dispositivos CMOS no generan tanto calor residual como otras formas de lógica, como la lógica NMOS o la lógica transistor-transistor (TTL), que normalmente presentan cierta corriente de reposo incluso cuando no cambian de estado. Estas características permiten que CMOS integre una alta densidad de funciones lógicas en un chip. Fue principalmente por esta razón que CMOS se convirtió en la tecnología más utilizada para su implementación en chips VLSI.

La expresión «metal-óxido-semiconductor» hace referencia a la estructura física de los transistores de efecto de campo MOS , que cuentan con un electrodo de puerta metálico situado sobre un aislante de óxido, el cual, a su vez, se encuentra sobre un material semiconductor . Antiguamente se utilizaba aluminio , pero actualmente se emplea polisilicio . Otras puertas metálicas han resurgido con la llegada de los materiales dieléctricos de alta constante dieléctrica (κ) al proceso CMOS, tal como anunciaron IBM e Intel para el nodo de 45 nanómetros y tamaños inferiores. [ 4 ]

La tecnología CMOS también se utiliza para circuitos analógicos como sensores de imagen ( sensores CMOS ), convertidores de datos , circuitos de radiofrecuencia ( RF CMOS ) y transceptores altamente integrados para muchos tipos de comunicación.

Historia

Diagrama de 1957 de uno de los dispositivos transistores fabricados por Frosch y Derick [ 5 ]

El principio de simetría complementaria fue introducido por primera vez por George Sziklai en 1953, quien luego analizó varios circuitos bipolares complementarios. Paul Weimer , también en RCA , inventó en 1962 circuitos complementarios de transistores de película delgada (TFT), un pariente cercano de CMOS. Inventó circuitos biestables e inversores complementarios, pero no trabajó en una lógica complementaria más compleja. Fue la primera persona capaz de colocar TFT de canal p y canal n en un circuito sobre el mismo sustrato. Tres años antes, John T. Wallmark y Sanford M. Marcus publicaron una variedad de funciones lógicas complejas implementadas como circuitos integrados usando JFET , incluyendo circuitos de memoria complementarios. Frank Wanlass estaba familiarizado con el trabajo realizado por Weimer en RCA. [ 6 ] [ 7 ] [ 8 ] [ 9 ] [ 10 ] [ 11 ]

En 1955, Carl Frosch y Lincoln Derick cultivaron accidentalmente una capa de dióxido de silicio sobre la oblea de silicio, observando efectos de pasivación superficial. [ 12 ] Para 1957, Frosch y Derick, utilizando enmascaramiento y predeposición, lograron fabricar transistores de silicio. Demostraron que el dióxido de silicio protegía las obleas de silicio de la difusión de dopantes en la oblea y la aislaba del daño causado por el calor durante el proceso. [ 12 ] [ 13 ] JR Ligenza y WG Spitzer estudiaron el mecanismo de los óxidos cultivados térmicamente y fabricaron una pila Si/ SiO₂ de alta calidad en 1960. [ 14 ] [ 15 ] [ 16 ]

Simulación de la formación del canal de inversión (densidad electrónica) y la obtención del voltaje umbral (I-V) en un MOSFET de nanocables. El voltaje umbral para este dispositivo se sitúa en torno a 0,45  V.

Tras esta investigación, Mohamed Atalla y Dawon Kahng propusieron un transistor MOS de silicio en 1959 [ 17 ] y demostraron con éxito un dispositivo MOS funcional con su equipo de Bell Labs en 1960. [ 18 ] [ 19 ] Su equipo incluía a EE LaBate y EI Povilonis, quienes fabricaron el dispositivo; MO Thurston, LA D'Asaro y JR Ligenza, quienes desarrollaron los procesos de difusión, y HK Gummel y R. Lindner, quienes caracterizaron el dispositivo. [ 20 ] [ 21 ] Originalmente existían dos tipos de lógica MOSFET: PMOS ( MOS de tipo p ) y NMOS ( MOS de tipo n ). [ 22 ]

En 1948, Bardeen y Brattain patentaron el precursor del MOSFET, un FET de puerta aislada (IGFET) con una capa de inversión. La patente de Bardeen y el concepto de capa de inversión constituyen la base de la tecnología CMOS actual. [ 23 ] Chih-Tang Sah y Frank Wanlass desarrollaron en Fairchild un nuevo tipo de lógica MOSFET que combinaba los procesos PMOS y NMOS, denominado MOS complementario (CMOS). En febrero de 1963, publicaron la invención en un artículo de investigación . [ 24 ] [ 25 ] Tanto en el artículo de investigación como en la patente presentada por Wanlass, se describió la fabricación de dispositivos CMOS, basada en la oxidación térmica de un sustrato de silicio para obtener una capa de dióxido de silicio situada entre el contacto de drenaje y el contacto de fuente. [ 26 ] [ 25 ]

La tecnología CMOS fue comercializada por RCA a finales de la década de 1960. RCA adoptó CMOS para el diseño de circuitos integrados (CI), desarrollando circuitos CMOS para una computadora de la Fuerza Aérea en 1965 y luego un chip de memoria SRAM CMOS de 288 bits en 1968. [ 24 ] RCA también utilizó CMOS para sus circuitos integrados de la serie 4000 en 1968, comenzando con un proceso de fabricación de semiconductores de 20 μm antes de escalar gradualmente a un proceso de 10 μm durante los años siguientes. [ 27 ] 

La tecnología CMOS fue inicialmente ignorada por la industria estadounidense de semiconductores en favor de la tecnología NMOS, que era más potente en aquel momento. Sin embargo, la tecnología CMOS fue rápidamente adoptada y perfeccionada por los fabricantes japoneses de semiconductores debido a su bajo consumo energético, lo que impulsó el auge de la industria japonesa de semiconductores. [ 28 ] Toshiba desarrolló C 2 MOS ( CMOS con reloj ), una tecnología de circuitos con menor consumo de energía y mayor velocidad de operación que el CMOS ordinario, en 1969. Toshiba utilizó su tecnología C 2 MOS para desarrollar un chip de integración a gran escala (LSI) para la calculadora de bolsillo LED Elsi Mini de Sharp , desarrollada en 1971 y lanzada en 1972. [ 29 ] Suwa Seikosha (ahora Seiko Epson ) comenzó a desarrollar un chip IC CMOS para un reloj de cuarzo Seiko en 1969, y comenzó la producción en masa con el lanzamiento del reloj Seiko Analog Quartz 38SQW en 1971. [ 30 ] El primer producto electrónico de consumo CMOS producido en masa fue el reloj digital Hamilton Pulsar "Wrist Computer", lanzado en 1970. [ 31 ] Debido al bajo consumo de energía, la lógica CMOS se ha utilizado ampliamente para calculadoras y relojes desde la década de 1970. [ 32 ]

Los primeros microprocesadores a principios de la década de 1970 eran procesadores PMOS, que inicialmente dominaron la industria de los microprocesadores . A finales de la década de 1970, los microprocesadores NMOS habían superado a los procesadores PMOS. [ 33 ] Los microprocesadores CMOS se introdujeron en 1975, con el Intersil 6100 [ 33 ] y el RCA CDP 1801. [ 34 ] Sin embargo, los procesadores CMOS no se volvieron dominantes hasta la década de 1980. [ 33 ]

CMOS era inicialmente más lento que la lógica NMOS , por lo que NMOS se utilizó más ampliamente para computadoras en la década de 1970. [ 32 ] El chip de memoria CMOS Intel 5101 (1 kb SRAM ) (1974) tenía un tiempo de acceso de 800 ns , [ 35 ] [ 36 ] mientras que el chip NMOS más rápido en ese momento, el chip de memoria HMOS Intel 2147 (4 kb SRAM) (1976), tenía un tiempo de acceso de 55/70 ns. [ 32 ] [ 36 ] En 1978, un equipo de investigación de Hitachi dirigido por Toshiaki Masuhara introdujo el proceso Hi-CMOS de doble pozo, con su chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm . [ 32 ] [ 37 ] [ 38 ] El chip Hitachi HM6147 logró igualar el rendimiento ( acceso de 55/70 ns) del chip Intel 2147 HMOS, mientras que el HM6147 también consumía significativamente menos energía (15 mA ) que el 2147 (110 mA). Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de doble pozo acabó superando al NMOS como el proceso de fabricación de semiconductores más común para ordenadores en la década de 1980. [ 32 ]        

En la década de 1980, los microprocesadores CMOS superaron a los microprocesadores NMOS. [ 33 ] La nave espacial Galileo de la NASA , enviada a orbitar Júpiter en 1989, utilizó el microprocesador CMOS RCA 1802 debido a su bajo consumo de energía. [ 31 ]

Intel introdujo un proceso de 1,5 μm para la fabricación de dispositivos semiconductores CMOS en 1983. [ 39 ] A mediados de la década de 1980, Bijan Davari de IBM desarrolló una tecnología CMOS de alto rendimiento, bajo voltaje y submicrónica profunda , que permitió el desarrollo de computadoras más rápidas, así como computadoras portátiles y dispositivos electrónicos portátiles alimentados por batería . [ 40 ] En 1988, Davari lideró un equipo de IBM que demostró un proceso CMOS de alto rendimiento de 250 nanómetros . [ 41 ]

Fujitsu comercializó un proceso CMOS de 700 nm en 1987, [ 39 ] y luego Hitachi, Mitsubishi Electric , NEC y Toshiba comercializaron CMOS de 500 nm en 1989. [ 42 ] En 1993, Sony comercializó un proceso CMOS de 350 nm , mientras que Hitachi y NEC comercializaron CMOS de 250 nm . Hitachi introdujo un proceso CMOS de 160 nm en 1995, luego Mitsubishi introdujo CMOS de 150 nm en 1996, y luego Samsung Electronics introdujo 140 nm en 1999. [ 42 ]       

En 2000, Gurtej Singh Sandhu y Trung T. Doan en Micron Technology inventaron las películas dieléctricas de alta κ mediante deposición de capas atómicas , lo que condujo al desarrollo de un proceso CMOS de 90 nm rentable . [ 40 ] [ 43 ] Toshiba y Sony desarrollaron un proceso CMOS de 65 nm en 2002, [ 44 ] y luego TSMC inició el desarrollo de lógica CMOS de 45 nm en 2004. [ 45 ] El desarrollo del patrón doble de paso por Gurtej Singh Sandhu en Micron Technology condujo al desarrollo de CMOS de clase 30 nm en la década de 2000. [ 40 ] 

La tecnología CMOS se utiliza en la mayoría de los dispositivos LSI y VLSI modernos . [ 32 ] Desde 2010, las CPU con el mejor rendimiento por vatio cada año han sido de lógica estática CMOS desde 1976. En 2019, la tecnología CMOS planar sigue siendo la forma más común de fabricación de dispositivos semiconductores, pero está siendo reemplazada gradualmente por la tecnología FinFET no planar , que es capaz de fabricar nodos semiconductores más pequeños que 20 nm . [ 46 ] 

Detalles técnicos

"CMOS" se refiere tanto a un estilo particular de diseño de circuitos digitales como a la familia de procesos utilizados para implementar dichos circuitos en circuitos integrados (chips). Los circuitos CMOS disipan menos potencia que las familias lógicas con cargas resistivas. Dado que esta ventaja ha aumentado y cobrado mayor importancia, los procesos y variantes CMOS han llegado a dominar, por lo que la gran mayoría de la fabricación moderna de circuitos integrados se basa en procesos CMOS. [ 47 ] La lógica CMOS consume alrededor de una séptima parte de la potencia de la lógica NMOS , [ 32 ] y aproximadamente 10 millones de veces menos potencia que la lógica transistor-transistor bipolar (TTL). [ 48 ] [ 49 ]

Los circuitos CMOS utilizan una combinación de transistores de efecto de campo de metal-óxido-semiconductor (MOSFET) de tipo p y de tipo n para implementar puertas lógicas y otros circuitos digitales. Aunque la lógica CMOS puede implementarse con dispositivos discretos para demostraciones, los productos CMOS comerciales son circuitos integrados compuestos por hasta miles de millones de transistores de ambos tipos, en una pieza rectangular de silicio que suele tener entre 10 y 400  mm² .

CMOS siempre utiliza MOSFETs de modo de enriquecimiento (es decir, una tensión de puerta a fuente de cero desactiva el transistor). [ 50 ]

Inversión

Los circuitos CMOS se construyen de tal manera que todos los transistores PMOS ( metal-óxido-semiconductor) de tipo p deben tener una entrada de la fuente de voltaje o de otro transistor PMOS. De forma similar, todos los transistores NMOS deben tener una entrada de tierra o de otro transistor NMOS. La composición de un transistor PMOS crea una baja resistencia entre sus contactos de fuente y drenador cuando se aplica un voltaje de puerta bajo y una alta resistencia cuando se aplica un voltaje de puerta alto. Por otro lado, la composición de un transistor NMOS crea una alta resistencia entre la fuente y el drenador cuando se aplica un voltaje de puerta bajo y una baja resistencia cuando se aplica un voltaje de puerta alto. CMOS logra la reducción de corriente complementando cada nMOSFET con un pMOSFET y conectando tanto las puertas como los drenadores entre sí. Un voltaje alto en las puertas hará que el nMOSFET conduzca y el pMOSFET no conduzca, mientras que un voltaje bajo en las puertas produce el efecto contrario. Esta disposición reduce considerablemente el consumo de energía y la generación de calor. Sin embargo, durante el tiempo de conmutación, tanto los MOSFET pMOS como los nMOS conducen brevemente a medida que la tensión de puerta cambia de un estado a otro. Esto provoca un breve pico en el consumo de energía y se convierte en un problema grave a altas frecuencias.

Inversor CMOS estático. Vdd y Vss representan el drenador y la fuente , respectivamente. [ a ]

La imagen adjunta muestra lo que sucede cuando una entrada se conecta tanto a un transistor PMOS (parte superior del diagrama) como a un transistor NMOS (parte inferior del diagrama). Vdd es una tensión positiva conectada a la fuente de alimentación y Vss es la tierra. A es la entrada y Q es la salida.

Cuando el voltaje de A es bajo (es decir, cercano a Vss), el canal del transistor NMOS se encuentra en un estado de alta resistencia, desconectando Vss de Q. El canal del transistor PMOS se encuentra en un estado de baja resistencia, conectando Vdd a Q. Por lo tanto, Q registra Vdd.

Por otro lado, cuando el voltaje de A es alto (es decir, cercano a Vdd), el transistor PMOS está en un estado de alta resistencia, desconectando Vdd de Q. El transistor NMOS está en un estado de baja resistencia, conectando Vss a Q. Ahora, Q registra Vss.

En resumen, las salidas de los transistores PMOS y NMOS son complementarias, de modo que cuando la entrada es baja, la salida es alta, y cuando la entrada es alta, la salida es baja. Independientemente de la entrada, la salida nunca queda flotante (la carga nunca se almacena debido a la capacitancia del cable y a la falta de drenaje/tierra). Debido a este comportamiento de entrada y salida, la salida del circuito CMOS es la inversa de la entrada.

Las resistencias de los transistores nunca son exactamente iguales a cero o infinito, por lo que Q nunca será exactamente igual a Vss o Vdd, pero Q siempre estará más cerca de Vss que A de Vdd (o viceversa si A estuviera cerca de Vss). Sin esta amplificación, habría un límite muy bajo para la cantidad de puertas lógicas que se podrían conectar en serie, y la lógica CMOS con miles de millones de transistores sería imposible.

Pines de alimentación

Los pines de alimentación para CMOS se denominan VDD y VSS , o VCC y tierra (GND) según el fabricante. VDD y VSS provienen de circuitos MOS convencionales y representan las fuentes y drenadores . [ 51 ] Esto no se aplica directamente a CMOS, ya que ambas fuentes son en realidad fuentes de alimentación. VCC y tierra provienen de la lógica TTL y esta nomenclatura se ha mantenido con la introducción de la línea 54C/74C de CMOS .

Dualidad

Una característica importante de un circuito CMOS es la dualidad que existe entre sus transistores PMOS y NMOS. Un circuito CMOS se diseña para permitir que siempre exista una ruta desde la salida hacia la fuente de alimentación o tierra. Para lograr esto, el conjunto de todas las rutas hacia la fuente de voltaje debe ser el complemento del conjunto de todas las rutas hacia tierra. Esto se puede lograr fácilmente definiendo una ruta en términos de la negación de la otra. Debido a la lógica basada en las leyes de De Morgan , los transistores PMOS en paralelo tienen transistores NMOS correspondientes en serie, mientras que los transistores PMOS en serie tienen transistores NMOS correspondientes en paralelo.

Lógica

Puerta NAND en lógica CMOS. [ a ]

Las funciones lógicas más complejas, como las que involucran compuertas AND y OR , requieren manipular las rutas entre ellas para representar la lógica. Cuando una ruta consta de dos transistores en serie, ambos deben tener baja resistencia a la tensión de alimentación correspondiente, modelando así una compuerta AND. Cuando una ruta consta de dos transistores en paralelo, uno o ambos transistores deben tener baja resistencia para conectar la tensión de alimentación a la salida, modelando así una compuerta OR.

A la derecha se muestra un diagrama de circuito de una puerta NAND en lógica CMOS. Si ambas entradas A y B están en nivel alto, ambos transistores NMOS (mitad inferior del diagrama) conducirán, ninguno de los transistores PMOS (mitad superior) conducirá, y se establecerá un camino conductor entre la salida y V ss (tierra), lo que hará que la salida sea baja. Si ambas entradas A y B están en nivel bajo, ninguno de los transistores NMOS conducirá, mientras que ambos transistores PMOS conducirán, estableciendo un camino conductor entre la salida y V dd (fuente de voltaje), lo que hará que la salida sea alta. Si alguna de las entradas A o B está en nivel bajo, uno de los transistores NMOS no conducirá, uno de los transistores PMOS sí, y se establecerá un camino conductor entre la salida y V dd (fuente de voltaje), lo que hará que la salida sea alta. Dado que la única configuración de las dos entradas que resulta en una salida baja es cuando ambas están en nivel alto, este circuito implementa una puerta lógica NAND (NOT AND).

Una ventaja de la lógica CMOS sobre la lógica NMOS es que las transiciones de salida, tanto de bajo a alto como de alto a bajo, son rápidas, ya que los transistores de polarización (PMOS) tienen baja resistencia al activarse, a diferencia de las resistencias de carga en la lógica NMOS. Además, la señal de salida abarca todo el rango de voltaje entre los rieles bajo y alto. Esta respuesta robusta y casi simétrica también hace que la CMOS sea más resistente al ruido.

Consulte Esfuerzo lógico para obtener un método de cálculo del retardo en un circuito CMOS.

Ejemplo: Puerta NAND en disposición física

Disposición física de un circuito NAND. Las regiones más grandes de difusión de tipo n y de tipo p forman parte de los transistores. Las dos regiones más pequeñas de la izquierda son derivaciones para evitar el enganche .
Proceso simplificado de fabricación de un inversor CMOS sobre sustrato tipo p en la microfabricación de semiconductores. En el paso 1, se forman inicialmente capas de dióxido de silicio mediante oxidación térmica. Nota: los contactos de puerta, fuente y drenaje no suelen estar en el mismo plano en los dispositivos reales, y el diagrama no está a escala.

Este ejemplo muestra un dispositivo lógico NAND representado físicamente tal como se fabricaría. La perspectiva del diseño físico es una vista aérea de una pila de capas. El circuito está construido sobre un sustrato de tipo p . El polisilicio , la difusión y el pozo n se denominan "capas base" y se insertan en las ranuras del sustrato de tipo p. (Véanse los pasos 1 a 6 en el diagrama de proceso inferior derecho). Los contactos atraviesan una capa aislante entre las capas base y la primera capa de metal (metal1), estableciendo una conexión.

Las entradas de la compuerta NAND (ilustradas en verde) son de polisilicio. Los transistores (dispositivos) se forman mediante la intersección del polisilicio y la difusión; difusión N para el dispositivo N y difusión P para el dispositivo P (ilustrados en color salmón y amarillo, respectivamente). La salida ("out") está conectada mediante metal (ilustrado en color cian). Las conexiones entre el metal y el polisilicio o la difusión se realizan mediante contactos (ilustrados como cuadrados negros). El ejemplo de disposición física coincide con el circuito lógico NAND del ejemplo anterior.

El dispositivo N se fabrica en un sustrato de tipo p, mientras que el dispositivo P se fabrica en un pozo de tipo n (pozo n). Un "toma" del sustrato de tipo p está conectado a V SS y un toma del pozo n de tipo n está conectado a V DD para evitar el enganche .

Sección transversal de dos transistores en una puerta CMOS, en un proceso CMOS de pozo n.

Potencia: conmutación y fugas

La lógica CMOS disipa menos potencia que los circuitos lógicos NMOS porque la disipación de potencia se produce únicamente durante la conmutación ("potencia dinámica"). En un ASIC típico fabricado con un proceso moderno de 90 nanómetros , la conmutación de la salida puede tardar 120 picosegundos y se produce una vez cada diez nanosegundos. La lógica NMOS disipa potencia siempre que el transistor está encendido, debido a que existe una ruta de corriente desde Vdd hasta Vss a través de la resistencia de carga y la red de tipo n.

Las compuertas CMOS estáticas son muy eficientes energéticamente, ya que disipan una cantidad de energía prácticamente nula en reposo. Anteriormente, el consumo de energía de los dispositivos CMOS no era la principal preocupación al diseñar chips. Factores como la velocidad y el área dominaban los parámetros de diseño. A medida que la tecnología CMOS ha avanzado por debajo de los niveles submicrométricos, el consumo de energía por unidad de área del chip ha aumentado enormemente.

En términos generales, la disipación de potencia en los circuitos CMOS se produce debido a dos componentes: estático y dinámico:

Disipación estática

Tanto los transistores NMOS como los PMOS tienen un voltaje umbral puerta-fuente (Vth ) , por debajo del cual la corriente (llamada corriente subumbral ) a través del dispositivo caerá exponencialmente. Históricamente, los circuitos CMOS operaban con voltajes de alimentación mucho mayores que sus voltajes umbral (Vdd podría haber sido de 5  V, y Vth para NMOS y PMOS podría haber sido de 700  mV). Un tipo especial de transistor utilizado en algunos circuitos CMOS es el transistor nativo , con un voltaje umbral cercano a cero .

El SiO₂ es un buen aislante, pero a espesores muy pequeños, los electrones pueden atravesar el aislamiento por efecto túnel; la probabilidad disminuye exponencialmente con el espesor del óxido. La corriente de tunelización se vuelve muy importante para transistores  con tecnología inferior a 130 nm y óxidos de puerta de 20  Å o menos de espesor.

Se generan pequeñas corrientes de fuga inversas debido a la formación de una polarización inversa entre las regiones de difusión y los pozos (por ejemplo, difusión de tipo p frente a pozo de tipo n), y entre los pozos y el sustrato (por ejemplo, pozo de tipo n frente a sustrato de tipo p). En los procesos modernos, la fuga del diodo es muy pequeña en comparación con las corrientes subumbrales y de tunelización, por lo que estas pueden despreciarse durante los cálculos de potencia.

Si las proporciones no coinciden, podrían existir diferentes corrientes entre los transistores PMOS y NMOS; esto podría provocar un desequilibrio y, por lo tanto, una corriente inadecuada causa que el transistor CMOS se caliente y disipe potencia innecesariamente. Además, estudios recientes han demostrado que la potencia de fuga se reduce debido a los efectos del envejecimiento, lo que conlleva una disminución de la velocidad de los dispositivos. [ 52 ]

Para acelerar los diseños, los fabricantes han optado por construcciones con umbrales de voltaje más bajos, pero debido a esto, un transistor NMOS moderno con un Vth de 200  mV presenta una corriente de fuga subumbral significativa . Los diseños (por ejemplo, procesadores de escritorio) que incluyen una gran cantidad de circuitos que no conmutan activamente siguen consumiendo energía debido a esta corriente de fuga. La potencia de fuga representa una parte significativa de la potencia total consumida por dichos diseños. La tecnología CMOS multiumbral (MTCMOS), ahora disponible en las fundiciones, es una solución para gestionar la potencia de fuga. Con MTCMOS, se utilizan transistores con un Vth alto cuando la velocidad de conmutación no es crítica, mientras que se utilizan transistores con un Vth bajo en rutas sensibles a la velocidad. Los avances tecnológicos posteriores que utilizan dieléctricos de puerta aún más delgados presentan un componente de fuga adicional debido al efecto túnel de la corriente a través del dieléctrico de puerta extremadamente delgado. El uso de dieléctricos de alta constante dieléctrica (κ) en lugar del dióxido de silicio , que es el dieléctrico de puerta convencional, permite un rendimiento similar del dispositivo, pero con un aislante de puerta más grueso, evitando así esta corriente. La reducción de la potencia de fuga mediante nuevos materiales y diseños de sistemas es fundamental para mantener la miniaturización de CMOS. [ 53 ]

Disipación dinámica

Carga y descarga de capacitancias de carga

Los circuitos CMOS disipan potencia cargando las diversas capacitancias de carga (principalmente la capacitancia de puerta y de cable, pero también la de drenaje y algunas de fuente) cada vez que se conmutan. En un ciclo completo de lógica CMOS, la corriente fluye desde VDD hacia la capacitancia de carga para cargarla y luego fluye desde la capacitancia de carga cargada (CL ) a tierra durante la descarga. Por lo tanto, en un ciclo completo de carga/descarga, se transfiere una potencia total Q = CL VDD desde VDD a tierra . Multiplique por la frecuencia de conmutación de las capacitancias de carga para obtener la corriente utilizada y multiplique nuevamente por la tensión promedio para obtener la potencia de conmutación característica disipada por un dispositivo CMOS.PAG=0,5doV2F{\displaystyle P=0.5CV^{2}f}.

Dado que la mayoría de las puertas no operan/conmutan en cada ciclo de reloj , a menudo van acompañadas de un factor.α{\displaystyle \alpha }, llamado factor de actividad. Ahora, la disipación de potencia dinámica puede reescribirse comoPAG=αdoV2F{\displaystyle P=\alpha CV^{2}f}.

Un reloj en un sistema tiene un factor de actividad α=1, ya que sube y baja en cada ciclo. La mayoría de los datos tienen un factor de actividad de 0,1. [ 54 ] Si se estima correctamente la capacitancia de carga en un nodo junto con su factor de actividad, se puede calcular eficazmente la disipación de potencia dinámica en ese nodo.

Cortocircuito de potencia

Dado que tanto los transistores pMOS como los nMOS tienen un tiempo de subida/bajada finito, durante la transición, por ejemplo, de apagado a encendido, ambos transistores permanecerán encendidos durante un breve período de tiempo en el que la corriente encontrará un camino directo desde VDD a tierra, creando así una corriente de cortocircuito , a veces denominada corriente de protección . La disipación de potencia por cortocircuito aumenta con el tiempo de subida y bajada de los transistores.

Este tipo de consumo de energía cobró importancia en la década de 1990, a medida que los cables en el chip se volvieron más delgados y los cables largos, más resistivos. Las compuertas CMOS en los extremos de esos cables resistivos experimentan transiciones de entrada lentas. Un diseño cuidadoso que evite cables largos y delgados con baja capacidad de excitación reduce este efecto, pero la potencia de protección contra sobretensiones puede representar una parte sustancial del consumo de energía dinámico de la tecnología CMOS.

Protección de entrada

Los transistores parásitos inherentes a la estructura CMOS pueden activarse por señales de entrada fuera del rango de funcionamiento normal, como descargas electrostáticas o reflexiones de línea . El enganche resultante puede dañar o destruir el dispositivo CMOS. Los circuitos CMOS incluyen diodos de sujeción para gestionar estas señales. Las hojas de datos de los fabricantes especifican la corriente máxima permitida que puede circular por los diodos.

CMOS analógico

Además de las aplicaciones digitales, la tecnología CMOS también se utiliza en aplicaciones analógicas . Por ejemplo, existen circuitos integrados amplificadores operacionales CMOS disponibles en el mercado. Las puertas de transmisión pueden utilizarse como multiplexores analógicos en lugar de relés de señal . La tecnología CMOS también se utiliza ampliamente en circuitos de radiofrecuencia , incluso en frecuencias de microondas, en aplicaciones de señal mixta (analógica y digital).

CMOS de RF

RF CMOS se refiere a circuitos de RF ( circuitos de radiofrecuencia ) basados ​​en tecnología de circuitos integrados CMOS de señal mixta . Se utilizan ampliamente en la tecnología de telecomunicaciones inalámbricas . RF CMOS fue desarrollado por Asad Abidi mientras trabajaba en UCLA a finales de la década de 1980. Esto cambió la forma en que se diseñaban los circuitos de RF, lo que llevó a la sustitución de transistores bipolares discretos por circuitos integrados CMOS en los transceptores de radio . [ 55 ] Permitió la creación de terminales de usuario final sofisticados, de bajo costo y portátiles , y dio lugar a unidades pequeñas, de bajo costo, de bajo consumo y portátiles para una amplia gama de sistemas de comunicación inalámbrica. Esto posibilitó la comunicación "en cualquier momento y lugar" y contribuyó a la revolución inalámbrica , lo que condujo al rápido crecimiento de la industria inalámbrica. [ 56 ]

Los procesadores de banda base [ 57 ] [ 58 ] y los transceptores de radio en todos los dispositivos de redes inalámbricas y teléfonos móviles modernos se producen en masa utilizando dispositivos RF CMOS. [ 55 ] Los circuitos RF CMOS se utilizan ampliamente para transmitir y recibir señales inalámbricas en una variedad de aplicaciones, como tecnología satelital (como GPS ), Bluetooth , Wi-Fi , comunicación de campo cercano (NFC), redes móviles (como 3G y 4G ), radiodifusión terrestre y aplicaciones de radar automotriz , entre otros usos. [ 59 ]

Ejemplos de chips CMOS de RF comerciales incluyen el teléfono inalámbrico DECT de Intel y los chips 802.11 ( Wi-Fi ) creados por Atheros y otras compañías. [ 60 ] Los productos CMOS de RF comerciales también se utilizan para Bluetooth y redes LAN inalámbricas (WLAN). [ 61 ] El CMOS de RF también se utiliza en transceptores de radio para estándares inalámbricos como GSM , Wi-Fi y Bluetooth, transceptores para redes móviles como 3G y unidades remotas en redes de sensores inalámbricos (WSN). [ 62 ]

La tecnología RF CMOS es fundamental para las comunicaciones inalámbricas modernas, incluidas las redes inalámbricas y los dispositivos de comunicación móvil . Una de las empresas que comercializó la tecnología RF CMOS fue Infineon . Sus conmutadores RF CMOS de gran tamaño venden más de mil  millones de unidades al año, alcanzando un total acumulado de 5  mil millones de unidades en 2018 .. [ 63 ]

Rango de temperatura

Los dispositivos CMOS convencionales funcionan en un rango de temperatura de −55  °C a +125  °C.

Ya en agosto de 2008 existían indicios teóricos de que el silicio CMOS funcionaría hasta −233  °C (40 K ). [ 64 ] Posteriormente, se lograron temperaturas de funcionamiento cercanas a los 40 K utilizando procesadores AMD Phenom II con overclocking y una combinación de refrigeración con nitrógeno líquido y helio líquido . [ 65 ]  

Los dispositivos CMOS de carburo de silicio se han probado durante un año a 500  °C. [ 66 ] [ 67 ]

Transistores MOS de un solo electrón

Los MOSFET ultracompactos (L = 20  nm, W = 20  nm) alcanzan el límite de un solo electrón cuando operan a temperatura criogénica en un rango de −269  °C (4 K ) a aproximadamente −258 °C (15 K ). El transistor presenta bloqueo de Coulomb debido a la carga progresiva de los electrones uno por uno. El número de electrones confinados en el canal viene determinado por la tensión de puerta, partiendo de una ocupación de cero electrones, y puede ajustarse a uno o a muchos. [ 68 ]   

Véase también

Notas

  1. 1 2 Los símbolos de transistores que se muestran aquí son símbolos lógicos simplificados y no símbolos de esquemas eléctricos.

Referencias

  1. ↑ "¿Qué es la memoria CMOS?" . Wicked Sago . Archivado del original el 26 de septiembre de 2014 . Consultado el 3 de marzo de 2013 .
  2. ↑ Voinigescu, Sorin (2013). Circuitos integrados de alta frecuencia . Cambridge University Press . pág. 164. ISBN  978-0-521-87302-4.
  3. ↑ Fairchild. Nota de aplicación 77. "CMOS, la familia lógica ideal" ; Archivado el 9 de enero de 2015 en Wayback Machine . 1983.
  4. ↑ "La arquitectura de Intel lidera el campo de la innovación en microarquitectura" . Intel. Archivado del original el 29 de junio de 2011. Consultado el 2 de mayo de 2018 .
  5. ↑ Frosch, CJ; Derick, L (1957). "Protección de superficie y enmascaramiento selectivo durante la difusión en silicio" . Journal of the Electrochemical Society . 104 (9): 547. doi : 10.1149/1.2428650 .
  6. ↑ George Clifford, Sziklai (1953). "Propiedades simétricas de los transistores y sus aplicaciones". Actas del IRE . 41 (6): 717– 724. Bibcode : 1953PIRE...41..717S . doi : 10.1109/JRPROC.1953.274250 . S2CID 51639018 . 
  7. ↑ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Springer. pág. 162. ISBN  978-3-540-34258-8.
  8. ↑ Ahrons, Richard (2012). "Investigación industrial en microcircuitos en RCA: los primeros años, 1953–1963". IEEE Annals of the History of Computing . 12 (1): 60– 73. Bibcode : 2012IAHC...34a..60A . doi : 10.1109/MAHC.2011.62 . S2CID 18912623 . 
  9. ↑ "Historia oral de Thomas (Tom) Stanley" (PDF) .
  10. ↑ "Noticias y notas de radio del IRE". Actas del IRE . 42 (6): 1027– 1043. 1954. Bibcode : 1954PIRE...42.1027. . doi : 10.1109/JRPROC.1954.274784 .
  11. ↑ Wallmark, JT; Marcus, SM (1959). "Dispositivos integrados que utilizan lógica de transistores unipolares de acoplamiento directo". Conferencia Internacional de Circuitos de Estado Sólido de la IEEE de 1959. Resumen de trabajos técnicos . Vol. EC-8. págs. 58–59 . doi : 10.1109/ISSCC.1959.1157035 .  
  12. 1 2 Huff, Howard; Riordan, Michael (2007-09-01). "Frosch y Derick: Cincuenta años después (Prólogo)" . The Electrochemical Society Interface . 16 (3): 29. doi : 10.1149/2.F02073IF . ISSN 1064-8208 . 
  13. ↑ Frosch, CJ; Derick, L (1957). "Protección de superficie y enmascaramiento selectivo durante la difusión en silicio" . Journal of the Electrochemical Society . 104 (9): 547. doi : 10.1149/1.2428650 .
  14. ↑ Ligenza, JR; Spitzer, WG (1960-07-01). "Los mecanismos de oxidación del silicio en vapor y oxígeno" . Journal of Physics and Chemistry of Solids . 14 : 131–136 . Bibcode : 1960JPCS...14..131L . doi : 10.1016/0022-3697(60)90219-5 . ISSN 0022-3697 . 
  15. ↑ Deal, Bruce E. (1998). "Aspectos destacados de la tecnología de oxidación térmica del silicio" . Ciencia y tecnología de los materiales de silicio . The Electrochemical Society . pág. 183. ISBN  978-1-56677-193-1.
  16. ↑ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Springer Science & Business Media. pág. 322. ISBN  978-3-540-34258-8.
  17. ↑ Bassett, Ross Knox (2007). Hacia la era digital: laboratorios de investigación, empresas emergentes y el auge de la tecnología MOS . Johns Hopkins University Press . págs. 22–23 . ISBN  978-0-8018-8639-3.
  18. ↑ Atalla, M. ; Kahng, D. (1960). "Dispositivos de superficie inducidos por campo de silicio-dióxido de silicio". Conferencia de investigación de dispositivos de estado sólido IRE-AIEE .
  19. ↑ "1960 – Demostración del transistor semiconductor de óxido metálico (MOS)" . The Silicon Engine . Museo de Historia de la Computación . Consultado el 16 de enero de 2023 .
  20. ↑ KAHNG, D. (1961). "Dispositivo de superficie de silicio-dióxido de silicio". Dispositivos semiconductores: artículos pioneros . págs. 583–596 . doi : 10.1142/9789814503464_0076 . {{cite book}}: |journal=ignorado ( ayuda ) Reimpreso en Sze, SM (1991). Dispositivos semiconductores: artículos pioneros . Singapur: World Scientific. doi : 10.1142/1087 . ISBN 978-981-02-0209-5.
  21. ↑ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Berlín, Heidelberg: Springer-Verlag Berlin Heidelberg. pág. 321. ISBN  978-3-540-34258-8.
  22. ↑ "1960 - Demostración del transistor semiconductor de óxido metálico (MOS)" . The Silicon Engine . Museo de Historia de la Computación .
  23. ↑ Howard R. Duff (2001). "John Bardeen y la física de transistores". AIP Conference Proceedings . Vol. 550. pp. 3– 32. doi : 10.1063/1.1354371 .  
  24. 1 2 "1963: Se inventa la configuración de circuitos MOS complementarios" . Museo de Historia de la Computación . Consultado el 6 de julio de 2019 .
  25. 1 2 Sah, Chih-Tang ; Wanlass, Frank (1963). Lógica de nanowatts usando triodos de semiconductores de óxido metálico de efecto de campo . Conferencia Internacional de Circuitos de Estado Sólido IEEE de 1963. Resumen de Artículos Técnicos. Vol. VI. págs. 32–33 . doi : 10.1109/ISSCC.1963.1157450 .  
  26. ↑ "Circuitos de efecto de campo complementarios de bajo consumo en modo de espera" (PDF) .
  27. ↑ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Springer. pág. 330. ISBN  978-3-540-34258-8.
  28. ↑ Gilder, George (1990). Microcosmos: La revolución cuántica en economía y tecnología . Simon and Schuster . págs. 144-145 . ISBN  978-0-671-70592-3.
  29. ↑ "1972 a 1973: Circuitos CMOS LSI para calculadoras (Sharp y Toshiba)" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado del original (PDF) el 6 de julio de 2019. Consultado el 5 de julio de 2019 .
  30. ↑ "Principios de la década de 1970: Evolución de los circuitos LSI CMOS para relojes" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado del original (PDF) el 6 de julio de 2019. Consultado el 6 de julio de 2019 .
  31. 1 2 "La tortuga de los transistores gana la carrera: la revolución CHM" . Museo de Historia de la Computación . Consultado el 22 de julio de 2019 .
  32. 1 2 3 4 5 6 7 "1978: SRAM CMOS rápida de doble pozo (Hitachi)" (PDF) . Museo de Historia de Semiconductores de Japón . Archivado del original (PDF) el 5 de julio de 2019. Recuperado el 5 de julio de 2019 .
  33. 1 2 3 4 Kuhn, Kelin (2018). "CMOS y más allá de CMOS: desafíos de escalado" . Materiales de alta movilidad para aplicaciones CMOS . Woodhead Publishing . pág. 1. ISBN  978-0-08-102062-3.
  34. ↑ "CDP 1800 μP disponible comercialmente" (PDF) . Microcomputer Digest . 2 (4): 1–3 . Octubre de 1975. Archivado del original (PDF) el 23 de septiembre de 2019. Consultado el 22 de julio de 2019 .
  35. ↑ "Silicon Gate MOS 2102A" . Intel . Consultado el 27 de junio de 2019 .
  36. 1 2 "Lista cronológica de productos Intel. Los productos están ordenados por fecha" (PDF) . Museo Intel . Intel Corporation. Julio de 2005. Archivado del original (PDF) el 9 de agosto de 2007. Recuperado el 31 de julio de 2007 .
  37. ↑ Masuhara, Toshiaki; Minato, Osamu; Sasaki, Toshio; Sakai, Yoshio; Kubo, Masaharu; Yasui, Tokumasa (febrero de 1978). Una RAM estática Hi-CMOS de 4K de alta velocidad y bajo consumo . Conferencia Internacional de Circuitos de Estado Sólido IEEE de 1978. Resumen de Artículos Técnicos. Vol. XXI. págs. 110–111 . doi : 10.1109/ISSCC.1978.1155749 . S2CID 30753823 .   
  38. ↑ Masuhara, Toshiaki; Minato, Osamu; Sakai, Yoshi; Sasaki, Toshio; Kubo, Masaharu; Yasui, Tokumasa (septiembre de 1978). "Dispositivos y circuitos Hi-CMOS de canal corto" . ESSCIRC 78: 4.ª Conferencia Europea de Circuitos de Estado Sólido - Resumen de ponencias técnicas : 131–2 .
  39. 1 2 Gealow, Jeffrey Carl (10 de agosto de 1990). "Impacto de la tecnología de procesamiento en el diseño del amplificador de detección de DRAM" (PDF) . Instituto Tecnológico de Massachusetts . págs. 149–166 . hdl : 1721.1/61805/23264695-MIT . Recuperado el 25 de junio de 2019 – vía CORE . 
  40. 1 2 3 "Ganadores del Premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado del original el 9 de septiembre de 2018. Recuperado el 4 de julio de 2019 .
  41. ↑ Davari, Bijan; et al. (1988). "Una tecnología CMOS de alto rendimiento de 0,25 μm". Resumen técnico, Reunión Internacional de Dispositivos Electrónicos de 1988. págs. 56–59 . doi : 10.1109/IEDM.1988.32749 . ISSN 0163-1918 . S2CID 114078857. IEEE Cat. No. 88CH2528-8.    
  42. 1 2 "Memoria" . STOL (Semiconductor Technology Online) . Archivado del original el 2 de noviembre de 2023. Recuperado el 25 de junio de 2019 .
  43. ↑ Sandhu, Gurtej; Doan, Trung T. (22 de agosto de 2001). "Aparato y método de dopaje de capas atómicas" . Patentes de Google . Recuperado el 5 de julio de 2019 .
  44. ↑ "Toshiba y Sony logran importantes avances en tecnologías de procesamiento de semiconductores" . Toshiba . 3 de diciembre de 2002. Consultado el 26 de junio de 2019 .
  45. ↑ "Un año excepcional: Informe anual de TSMC 2004" (PDF) . TSMC . Consultado el 5 de julio de 2019 .
  46. ↑ "Análisis del crecimiento del mercado global de tecnología FinFET 2024 por fabricantes, regiones, tipo y aplicación, análisis de pronóstico" . Planificación financiera . 3 de julio de 2019. Archivado del original el 6 de julio de 2019. Consultado el 6 de julio de 2019 .
  47. ↑ Baker, R. Jacob (2008). CMOS: diseño, disposición y simulación de circuitos (Segunda edición). Wiley-IEEE. pág. xxix. ISBN   978-0-470-22941-5.
  48. ↑ Higgins, Richard J. (1983). Electrónica con circuitos integrados digitales y analógicos . Prentice-Hall . pág . 101. ISBN  978-0-13-250704-2La principal diferencia radica en el consumo de energía: ¡ las compuertas CMOS pueden consumir aproximadamente 100.000 veces menos energía que sus equivalentes TTL!
  49. ↑ Stephens, Carlene; Dennis, Maggie (2000). "Ingeniería del tiempo: Inventando el reloj de pulsera electrónico" (PDF) . The British Journal for the History of Science . 33 (4). Cambridge University Press : 477–497 (485). doi : 10.1017/S0007087400004167 . ISSN 0007-0874 . Archivado del original (PDF) el 1 de diciembre de 2017. Recuperado el 10 de noviembre de 2019 . 
  50. ↑ "¿Qué es CMOS?" . IONOS Digitalguide . 8 de diciembre de 2021 . Consultado el 21 de enero de 2022 .
  51. ↑ "CMOS, la familia lógica ideal" (PDF) . Fairchild Semiconductor. Enero de 1983. Archivado del original (PDF) el 9 de diciembre de 2011. Consultado el 25 de noviembre de 2011 .
  52. ↑ Martínez, ALH; Khursheed, S.; Rossi, D. (2020). "Aprovechamiento del envejecimiento CMOS para un diseño microelectrónico eficiente". 2020 IEEE 26th International Symposium on On-Line Testing and Robust System Design (IOLTS) . pp. 1–4 . doi : 10.1109/IOLTS50870.2020.9159742 . ISBN  978-1-7281-8187-5. S2CID 225582202 . 
  53. ↑ En el libro «Leakage in Nanometer CMOS Technologies» (Archivado el 2 de diciembre de 2011 en Wayback Machine) se explica una buena descripción general de las fugas y los métodos de reducción . ISBN 0-387-25737-3.
  54. ↑ Moiseev, Konstantin; Kolodny, Avinoam; Wimer, Shmuel (septiembre de 2008). "Ordenación de señales con consumo de energía óptimo y sensible al tiempo". ACM Trans. Des. Autom. Electron. Syst . 13 (4). Artículo 65. CiteSeerX 10.1.1.222.9211 . doi : 10.1145/1391962.1391973 . S2CID 18895687 .  
  55. 1 2 O'Neill, A. (2008). "Asad Abidi reconocido por su trabajo en RF-CMOS". Boletín de la Sociedad de Circuitos de Estado Sólido del IEEE . 13 (1): 57– 58. doi : 10.1109/N-SSC.2008.4785694 . ISSN 1098-4232 . 
  56. ↑ Daneshrad, Babal; Eltawil, Ahmed M. (2002). «Tecnologías de circuitos integrados para comunicaciones inalámbricas». Tecnologías de redes multimedia inalámbricas . Serie internacional en ingeniería e informática. 524. Springer US: 227–244 . doi : 10.1007/0-306-47330-5_13 . ISBN 0-7923-8633-7.
  57. ↑ Chen, Wai-Kai (2018). The VLSI Handbook . CRC Press . págs. 60–62 . ISBN  978-1-4200-0596-7.
  58. ↑ Morgado, Alonso; Río, Rocío del; Rosa, José M. de la (2011). Moduladores nanométricos CMOS Sigma-Delta para radio definida por software . Saltador. pag. 1.ISBN​  978-1-4614-0037-0.
  59. ↑ Veendrick, Harry JM (2017). Nanometer CMOS ICs: From Basics to ASICs . Springer. p. 243. ISBN  978-3-319-47597-4.
  60. ^ Nathawad, L.; Zargari, M.; Samavati, H.; Mehta, S.; Kheirkhaki, A.; Chen, P.; Gong, K.; Vakili-Amini, B.; Hwang, J.; Chen, M.; Terrovitis, M.; Kaczynski, B.; Limotyrakis, S.; Mack, M.; Gan, H.; Lee, M.; Abdollahi-Alibeik, B.; Baytekin, B.; Onodera, K.; Mendis, S.; Chang, A.; Jen, S.; Su, D.; Wooley, B. "20.2: Un SoC de radio CMOS MIMO de doble banda para LAN inalámbrica IEEE 802.11n" (PDF) . Alojamiento web de entidad IEEE . IEEE. Archivado desde el original (PDF) el 23 de octubre de 2016 . Consultado el 22 de octubre de 2016 .
  61. ↑ Olstein, Katherine (Primavera de 2008). "Abidi recibe el premio IEEE Pederson en ISSCC 2008". Boletín informativo de la Sociedad de Circuitos de Estado Sólido del IEEE . 13 (2): 12. doi : 10.1109/N-SSC.2008.4785734 . S2CID 30558989 . 
  62. ↑ Oliveira, Joao; Goes, João (2012). Amplificación de señales analógicas paramétricas aplicada a tecnologías CMOS a nanoescala . Springer. p. 7. ISBN  978-1-4614-1670-8.
  63. ↑ "Infineon alcanza un hito en el conmutador RF Bulk-CMOS" . EE Times . 20 de noviembre de 2018. Consultado el 26 de octubre de 2019 .
  64. ↑ Edwards C., "Control de temperatura", Ingeniería y tecnología, 26 de julio - 8 de agosto de 2008, IET . 
  65. ↑ Moorhead, Patrick (15 de enero de 2009). "Rompiendo récords con dragones y helio en el desierto de Las Vegas" . blogs.amd.com/patmoorhead. Archivado del original el 15 de septiembre de 2010. Consultado el 18 de septiembre de 2009 .
  66. ↑ Clark, DT; Ramsay, EP; Murphy, AE; Smith, DA; Thompson, Robin.F.; Young, RAR; Cormack, JD; Zhu, C.; Finney, S.; Fletcher, J. (2011). "Circuitos integrados CMOS de carburo de silicio de alta temperatura" . Materials Science Forum . 679–680 : 726–729 . doi : 10.4028/www.scientific.net/msf.679-680.726 . S2CID 110071501 . 
  67. ↑ Mantooth, Alan; Zetterling, Carl-Mikael; Rusu, Ana (28 de abril de 2021). "La radio que podríamos enviar al infierno: los circuitos de radio de carburo de silicio pueden soportar el calor volcánico de Venus" . IEEE Spectrum .
  68. ^ Prati, E.; De Michielis, M.; Belli, M.; Cocco, S.; Fanciulli, M.; Kotekar-Patil, D.; Ruoff, M.; Kern, DP; Wharam, DA; Verduijn, J.; Tettamanzi, GC; Rogge, S.; Roche, B.; Wácquez, R.; Jehl, X.; Vinet, M.; Sanquer, M. (2012). "Pocos límites de electrones de transistores de un solo electrón semiconductores de óxido metálico de tipo n". Nanotecnología . 23 (21) 215204. arXiv : 1203.4811 . Código Bib : 2012Nanot..23u5204P . doi : 10.1088/0957-4484/23/21/215204 . PMID 22552118 . S2CID 206063658 .  

Lecturas adicionales

  • Bader, SJ; Lee, H.; Chaudhuri, R.; Huang, S.; Hickman, A.; Molnar, A.; Xing, HG; Jena, D.; W. Then, H.; Chowdhury, N.; Palacios, T. (octubre de 2020). "Perspectivas para dispositivos CMOS de banda prohibida ancha y banda prohibida ultraancha" (PDF) . IEEE Transactions on Electron Devices . 67 (10): 4010–20 . Bibcode : 2020ITED...67.4010B . doi : 10.1109/TED.2020.3010471 . S2CID 221913316 . 
  • Baker, R. Jacob (2010). CMOS: Diseño, disposición y simulación de circuitos (3.ª  ed.). Wiley-IEEE. ISBN 978-0-470-88132-3.
  • Mead, Carver A.; Conway , Lynn (1980). Introducción a los sistemas VLSI . Addison-Wesley. ISBN 0-201-04358-0.
  • Veendrick, HJM (2025). Circuitos integrados CMOS nanométricos: De los fundamentos a los ASIC . Springer. doi : 10.1007/978-3-031-64249-4 . ISBN 978-3-031-64248-7.
  • Weste, Neil HE; Harris, David M. (2010). Diseño VLSI CMOS: Una perspectiva de circuitos y sistemas (4.ª  ed.). Pearson/Addison-Wesley. ISBN 978-0-321-54774-3.
  • Descripción de las compuertas CMOS e ilustraciones interactivas.
Lecturas relacionadas
6 articulos
Inversor (puerta lógica)Inversor (puerta lógica)En lógica digital, una compuerta inversora o NOT es una compuerta lógica que implementa la negación lógica . Emite un bit opuesto al bit que se le ...Fabricación de dispositivos semiconductoresFabricación de dispositivos semiconductoresLa fabricación de dispositivos semiconductores es el proceso utilizado para fabricar dispositivos semiconductores , típicamente circuitos integrado...MOSFETMOSFETDos MOSFET de potencia en encapsulados D2PAK para montaje en superficie . Cada uno de estos componentes, que funcionan como interruptores, puede so...Semiconductor extrínsecoSemiconductor extrínsecoUn semiconductor extrínseco es aquel que ha sido dopado ; durante la fabricación del cristal semiconductor , se ha incorporado químicamente un olig...Semiconductor extrínsecoSemiconductor extrínsecoUn semiconductor extrínseco es aquel que ha sido dopado ; durante la fabricación del cristal semiconductor , se ha incorporado químicamente un olig...Circuito integradoCircuito integradoUn circuito integrado ( CI ), también conocido como microchip , chip de computadora o simplemente chip , es un pequeño dispositivo electrónico comp...