Lógica NMOS de carga de agotamiento

A finales de la década de 1960, los transistores de unión bipolar eran más rápidos que los transistores MOS (de canal p) que se usaban entonces y eran más fiables, pero también consumían mucha más energía, requerían más espacio y exigían un proceso de fabricación más complejo. Los circuitos integrados MOS se consideraban interesantes, pero inadecuados para sustituir a los rápidos circuitos bipolares, salvo en mercados de nicho, como las aplicaciones de baja potencia. Una de las razones de la baja velocidad era que los transistores MOS tenían compuertas de aluminio , lo que generaba capacitancias parásitas considerables con los procesos de fabricación de la época. La introducción de transistores con compuertas de silicio policristalino (que se convirtieron en el estándar de facto desde mediados de la década de 1970 hasta principios de la década de 2000) fue un primer paso importante para reducir este inconveniente. Este nuevo transistor de compuerta de silicio autoalineado fue presentado por Federico Faggin en Fairchild Semiconductor a principios de 1968; Fue un perfeccionamiento (y la primera implementación práctica) de las ideas y el trabajo de John C. Sarace, Tom Klein y Robert W. Bower (alrededor de 1966-1967) para un transistor con capacitancias parásitas más bajas que pudiera fabricarse como parte de un circuito integrado (y no solo como un componente discreto ). Este nuevo tipo de transistor pMOS era de 3 a 5 veces más rápido (por vatio) que el transistor pMOS de puerta de aluminio, y requería menos área, tenía una fuga mucho menor y una mayor fiabilidad. Ese mismo año, Faggin también construyó el primer circuito integrado que utilizaba el nuevo tipo de transistor, el Fairchild 3708 ( multiplexor analógico de 8 bits con decodificador ), que demostró un rendimiento sustancialmente mejorado con respecto a su contraparte de puerta metálica. En menos de 10 años, el transistor MOS de puerta de silicio reemplazó a los circuitos bipolares como el principal vehículo para los circuitos integrados digitales complejos.

Existen algunas desventajas asociadas con los transistores PMOS: los huecos de electrones que son los portadores de carga (corriente) en los transistores PMOS tienen menor movilidad que los electrones que son los portadores de carga en los transistores NMOS (una relación de aproximadamente 2,5). Además, los circuitos PMOS no se interconectan fácilmente con lógica positiva de bajo voltaje como la lógica DTL y la lógica TTL (serie 7400). Sin embargo, los transistores PMOS son relativamente fáciles de fabricar y, por lo tanto, fueron los primeros en desarrollarse. La contaminación iónica del óxido de puerta por productos químicos de grabado y otras fuentes puede impedir fácilmente que los transistores NMOS ( basados ​​en electrones ) se apaguen, mientras que el efecto en los transistores PMOS ( basados ​​en huecos de electrones ) es mucho menos severo. Por lo tanto, la fabricación de transistores NMOS debe ser mucho más limpia que el procesamiento bipolar para producir dispositivos que funcionen correctamente.

Los primeros trabajos sobre la tecnología de circuitos integrados (CI) NMOS se presentaron en un breve artículo de IBM en la ISSCC en 1969. Hewlett-Packard comenzó entonces a desarrollar la tecnología de CI NMOS para obtener la velocidad prometedora y la fácil interconexión para su negocio de calculadoras. ^{[ 7 ]} Tom Haswell en HP finalmente resolvió muchos problemas utilizando materias primas más puras (especialmente aluminio para las interconexiones) y añadiendo un voltaje de polarización para que el umbral de puerta fuera lo suficientemente grande; esta polarización de puerta trasera siguió siendo una solución estándar de facto para los contaminantes (principalmente) de sodio en las puertas hasta el desarrollo de la implantación iónica (véase más adelante). Ya en 1970, HP fabricaba CI nMOS lo suficientemente buenos y los había caracterizado lo suficiente como para que Dave Maitland pudiera escribir un artículo sobre nMOS en el número de diciembre de 1970 de la revista Electronics. Sin embargo, NMOS siguió siendo poco común en el resto de la industria de semiconductores hasta 1973. ^{[ 8 ]}

El proceso NMOS listo para la producción permitió a HP desarrollar la primera ROM de circuito integrado de 4 kbit de la industria . Motorola finalmente se convirtió en un segundo proveedor de estos productos y, por lo tanto, se convirtió en uno de los primeros proveedores comerciales de semiconductores en dominar el proceso NMOS, gracias a Hewlett-Packard. Poco después, la empresa emergente Intel anunció una DRAM pMOS de 1 kbit, llamada 1102 , desarrollada como un producto personalizado para Honeywell (un intento de reemplazar la memoria de núcleo magnético en sus computadoras centrales ). Los ingenieros de calculadoras de HP, que buscaban un producto similar pero más robusto para las calculadoras de la serie 9800 , aportaron su experiencia en la fabricación de circuitos integrados de su proyecto de ROM de 4 kbit para ayudar a mejorar la confiabilidad, el voltaje de operación y el rango de temperatura de la DRAM de Intel. Estos esfuerzos contribuyeron a la DRAM pMOS Intel 1103 de 1 kbit, que fue el primer circuito integrado DRAM disponible comercialmente en el mundo . Se presentó formalmente en octubre de 1970 y se convirtió en el primer producto realmente exitoso de Intel. ^{[ 9 ]}

La lógica MOS inicial contaba con un solo tipo de transistor, de modo de enriquecimiento, que podía funcionar como interruptor lógico. Dado que era difícil fabricar resistencias adecuadas, las compuertas lógicas utilizaban cargas saturadas; es decir, para que un solo tipo de transistor actuara como resistencia de carga, debía mantenerse siempre encendido conectando su compuerta a la fuente de alimentación (el riel más negativo para la lógica PMOS o el más positivo para la lógica NMOS ). Como la corriente en un dispositivo conectado de esta manera es proporcional al cuadrado de la tensión en la carga, su velocidad de polarización es baja en relación con su consumo de energía cuando está en estado de bajada. Una resistencia (con una corriente simplemente proporcional a la tensión) sería mejor, y una fuente de corriente (con una corriente fija, independiente de la tensión) aún mejor. Un dispositivo de modo de agotamiento con la compuerta conectada al riel de alimentación opuesto constituye una carga mucho mejor que un dispositivo de modo de enriquecimiento, ya que actúa en un punto intermedio entre una resistencia y una fuente de corriente.

Los primeros circuitos NMOS de carga de agotamiento fueron desarrollados y fabricados por el fabricante de DRAM Mostek , que puso a disposición transistores de modo de agotamiento para el diseño del Zilog Z80 original en 1975-76. ^{[ 10 ]} Mostek contaba con el equipo de implantación iónica necesario para crear un perfil de dopaje más preciso que el posible con métodos de difusión , de modo que el voltaje umbral de los transistores de carga pudiera ajustarse de forma fiable. En Intel, la carga de agotamiento fue introducida en 1974 por Federico Faggin, un ex ingeniero de Fairchild y posteriormente fundador de Zilog . La carga de agotamiento se empleó por primera vez para un rediseño de uno de los productos más importantes de Intel en ese momento, una SRAM NMOS de 1 Kbit de solo +5 V llamada 2102 (que utilizaba más de 6000 transistores ^{[ 11 ]} ). El resultado de este rediseño fue el 2102A , significativamente más rápido , donde las versiones de mayor rendimiento del chip tenían tiempos de acceso inferiores a 100 ns, acercando por primera vez las memorias MOS a la velocidad de las RAM bipolares. ^{[ 12 ]}

Los procesos NMOS de carga de agotamiento también fueron utilizados por otros fabricantes para producir muchas versiones de las populares CPU de 8, 16 y 32 bits. De manera similar a los primeros diseños de CPU PMOS y NMOS que utilizaban MOSFET de modo de enriquecimiento como cargas, los diseños nMOS de carga de agotamiento generalmente empleaban varios tipos de lógica dinámica (en lugar de solo puertas estáticas) o transistores de paso utilizados como latches sincronizados dinámicos . Estas técnicas pueden mejorar considerablemente la economía de área, aunque el efecto sobre la velocidad es complejo. Los procesadores construidos con circuitos NMOS de carga de agotamiento incluyen el 6800 (en versiones posteriores ^{[ 13 ]} ), el 6502 , Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 y muchos otros (ya sea que se incluyan o no los procesadores HMOS que se mencionan a continuación, como casos especiales).

También se implementaron numerosos circuitos integrados de soporte y periféricos mediante circuitos basados ​​en cargas de agotamiento (a menudo estáticas). Sin embargo, nunca existieron familias lógicas estandarizadas en NMOS, como la serie bipolar 7400 y la serie CMOS 4000 , aunque los diseños con varios fabricantes de segunda línea a menudo alcanzaron un estatus de componente estándar de facto. Un ejemplo de ello es el diseño NMOS 8255 PIO , originalmente concebido como un chip periférico para el 8085, que se ha utilizado en sistemas embebidos Z80 y x86 , así como en muchos otros contextos, durante varias décadas. Existen versiones modernas de bajo consumo disponibles como implementaciones CMOS o BiCMOS, similares a la serie 7400.

El proceso NMOS de carga por agotamiento propio de Intel se conocía como HMOS , por MOS de alta densidad y canal corto . La primera versión se introdujo a finales de 1976 y se utilizó inicialmente para sus productos de RAM estática , ^{[ 14 ]} pronto se empezó a utilizar para versiones más rápidas y/o con menor consumo de energía de los chips 8085, 8086 y otros.

El HMOS continuó mejorando y pasó por cuatro generaciones distintas. Según Intel, el HMOS II (1979) proporcionó el doble de densidad y cuatro veces el producto velocidad/potencia que otros procesos NMOS de carga de agotamiento contemporáneos típicos. ^{[ 15 ]} Esta versión fue ampliamente licenciada por terceros, incluyendo (entre otros) Motorola que la usó para su Motorola 68000 , y Commodore Semiconductor Group , que la usó para su MOS Technology 8502 mos 6502 de tamaño reducido .

El proceso HMOS original, posteriormente denominado HMOS I, tenía una longitud de canal de 3 micras, que se redujo a 2 para el HMOS II y a 1,5 para el HMOS III. Para cuando se introdujo el HMOS III en 1982, Intel había comenzado la transición a su proceso CHMOS , un proceso CMOS que utilizaba elementos de diseño de las líneas HMOS. Se lanzó una última versión del sistema, el HMOS-IV. Una ventaja significativa de la línea HMOS era que cada generación se diseñaba deliberadamente para permitir la reducción del tamaño de los diseños existentes sin cambios importantes. Se introdujeron diversas técnicas para garantizar que los sistemas funcionaran a medida que cambiaba el diseño. ^{[ 16 ] [ 17 ]}

Los transistores HMOS, HMOS II, HMOS III y HMOS IV se utilizaron conjuntamente para muchos tipos diferentes de procesadores; el 8085 , 8048 , 8051 , 8086 , 80186 , 80286 y muchos otros, pero también para varias generaciones del mismo diseño básico, véanse las hojas de datos .

A mediados de la década de 1980, las variantes CMOS más rápidas, que utilizaban una tecnología de proceso HMOS similar, como las CHMOS I, II, III, IV, etc. de Intel, comenzaron a reemplazar a la tecnología HMOS de canal n en aplicaciones como el Intel 80386 y ciertos microcontroladores . Unos años más tarde, a finales de la década de 1980, se introdujo la tecnología BiCMOS para microprocesadores de alto rendimiento, así como para circuitos analógicos de alta velocidad . Hoy en día, la mayoría de los circuitos digitales, incluida la omnipresente serie 7400 , se fabrican utilizando diversos procesos CMOS con una variedad de topologías diferentes. Esto significa que, para aumentar la velocidad y ahorrar área de chip (transistores y cableado), los diseños CMOS de alta velocidad a menudo emplean otros elementos además de las puertas estáticas complementarias y las puertas de transmisión de los circuitos CMOS típicos de baja potencia y lentos (el único tipo de CMOS durante las décadas de 1960 y 1970). Estos métodos utilizan cantidades significativas de circuitos dinámicos para construir los bloques de construcción más grandes en el chip, como pestillos, decodificadores, multiplexores, etc., y evolucionaron a partir de las diversas metodologías dinámicas desarrolladas para circuitos NMOS y PMOS durante la década de 1970.