CMOS multiumbral

La tecnología CMOS multiumbral ( MTCMOS ) es una variante de la tecnología de chips CMOS que utiliza transistores con múltiples voltajes umbral (Vth ₎ para optimizar el retardo o el consumo de energía. El Vth _de un MOSFET es el voltaje de puerta donde se forma una capa de inversión en la interfaz entre la capa aislante (óxido) y el sustrato (cuerpo) del transistor. Los dispositivos con bajo Vth _conmutan más rápido y, por lo tanto, son útiles en rutas de retardo críticas para minimizar los periodos de reloj. La desventaja es que los dispositivos con bajo Vth _tienen una potencia de fuga estática sustancialmente mayor. Los dispositivos con alto _Vth se utilizan en rutas no críticas para reducir la potencia de fuga estática sin incurrir en una penalización de retardo. Los dispositivos típicos con alto Vth _reducen la fuga estática 10 veces en comparación con los dispositivos con bajo _Vth . ^{[ 1 ]}

Un método para crear dispositivos con múltiples voltajes umbral consiste en aplicar diferentes voltajes de polarización (Vb) a la base o al terminal de sustrato de los transistores. Otros métodos implican ajustar el espesor del óxido de puerta , la constante dieléctrica del óxido de puerta (tipo de material) o la concentración de dopante en la región del canal debajo del óxido de puerta.

Un método común para fabricar CMOS multiumbral implica simplemente agregar pasos adicionales de fotolitografía e implantación iónica . ^{[ 2 ]} Para un proceso de fabricación dado, el V _th se ajusta alterando la concentración de átomos dopantes en la región del canal debajo del óxido de puerta. Típicamente, la concentración se ajusta mediante el método de implantación iónica . Por ejemplo, se aplican métodos de fotolitografía para cubrir todos los dispositivos excepto los p-MOSFET con fotorresina. Luego se completa la implantación iónica, con iones del tipo de dopante elegido penetrando el óxido de puerta en áreas donde no hay fotorresina presente. Luego se elimina la fotorresina. Se aplican nuevamente métodos de fotolitografía para cubrir todos los dispositivos excepto los n-MOSFET. Luego se completa otra implantación utilizando un tipo de dopante diferente, con iones penetrando el óxido de puerta. Se elimina la fotorresina. En algún momento durante el proceso de fabricación posterior, los iones implantados se activan mediante recocido a una temperatura elevada.

In principle, any number of threshold voltage transistors can be produced. For CMOS having two threshold voltages, one additional photomasking and implantation step is required for each of p-MOSFET and n-MOSFET. For fabrication of normal, low, and high V_th CMOS, four additional steps are required relative to conventional single-V_th CMOS.

The most common implementation of MTCMOS for reducing power makes use of sleep transistors. Logic is supplied by a virtual power rail. Low V_th devices are used in the logic where fast switching speed is important. High V_th devices connecting the power rails and virtual power rails are turned on in active mode, off in sleep mode. High V_th devices are used as sleep transistors to reduce static leakage power.

The design of the power switch which turns on and off the power supply to the logic gates is essential to low-voltage, high-speed circuit techniques such as MTCMOS. The speed, area, and power of a logic circuit are influenced by the characteristics of the power switch.

In a "coarse-grained" approach, high V_th sleep transistors gate the power to entire logic blocks.^[3] The sleep signal is de-asserted during active mode, causing the transistor to turn on and provide virtual power (ground) to the low V_th logic. The sleep signal is asserted during sleep mode, causing the transistor to turn off and disconnect power (ground) from the low V_th logic. The drawbacks of this approach are that:

• logic blocks must be partitioned to determine when a block may be safely turned off (on)
• sleep transistors are large and must be carefully sized to supply the current required by the circuit block
• an always active (never in sleep mode) power management circuit must be added

En un enfoque de "grano fino", se incorporan transistores de reposo de alto Vth en cada puerta lógica. Se utilizan transistores de bajo Vth _para las redes de pull-up y pull-down, y un transistor de alto Vth _{se utiliza} para controlar la corriente de fuga entre ambas redes. Este enfoque elimina los problemas de partición de bloques lógicos y dimensionamiento de transistores de reposo. Sin embargo, se añade una gran cantidad de área adicional debido a la inclusión de transistores adicionales en cada puerta lógica booleana y a la creación de un árbol de distribución de la señal de reposo.

Un enfoque intermedio consiste en incorporar transistores de reposo de alto Vth _en compuertas de umbral con funciones más complejas. Dado que se requieren menos compuertas de umbral para implementar cualquier función arbitraria en comparación con las compuertas booleanas, la incorporación de MTCMOS en cada compuerta requiere menos sobrecarga de área. Ejemplos de compuertas de umbral con funciones más complejas se encuentran en la lógica de convención nula (NCL) ^{[ 4 ]} y la lógica de convención de reposo (SCL). ^{[ 3 ] [ 5 ]} Se requiere cierta habilidad para implementar MTCMOS sin causar fallos u otros problemas.