Hispanopedia Wiki
Articulo de referencia

Cierre

Un enganche es un tipo de cortocircuito que puede ocurrir en un circuito integrado (CI). Más específicamente, se trata de la creación involuntaria de una ruta de baja impedancia...

Hispanopedia WikiContenido en espanolLectura gratuita

Un enganche es un tipo de cortocircuito que puede ocurrir en un circuito integrado (CI). Más específicamente, se trata de la creación involuntaria de una ruta de baja impedancia entre las líneas de alimentación de un circuito MOSFET , lo que desencadena una estructura parásita que interrumpe el correcto funcionamiento del componente, pudiendo incluso provocar su destrucción por sobrecorriente . Para corregir esta situación, es necesario reiniciar el sistema .

La estructura parásita suele ser equivalente a un tiristor (o SCR ), una estructura PNPN que actúa como un transistor PNP y un transistor NPN apilados uno al lado del otro. Durante un enganche, cuando uno de los transistores conduce, el otro también comienza a conducir. Ambos se mantienen en saturación mientras la estructura esté polarizada directamente y circule corriente a través de ella, lo que generalmente significa hasta que se apaga el dispositivo. La estructura parásita SCR se forma como parte del par de transistores PMOS y NMOS en configuración tótem en los controladores de salida de las compuertas.

El enganche no tiene por qué ocurrir entre las líneas de alimentación; puede ocurrir en cualquier punto donde exista la estructura parásita necesaria. Una causa común de enganche es un pico de tensión positivo o negativo en un pin de entrada o salida de un chip digital que supera la tensión de la línea en más de la caída de tensión de un diodo . Otra causa es que la tensión de alimentación supere la clasificación máxima absoluta, a menudo debido a un pico transitorio en la fuente de alimentación. Esto provoca una ruptura de una unión interna . Esto ocurre con frecuencia en circuitos que utilizan múltiples tensiones de alimentación que no se alcanzan en la secuencia requerida al encenderse, lo que provoca que las tensiones en las líneas de datos superen la clasificación de entrada de los componentes que aún no han alcanzado una tensión de alimentación nominal. Los enganches también pueden ser causados ​​por una descarga electrostática .

Transistores de unión bipolar intrínsecos en tecnología CMOS

Otra causa común de bloqueos es la radiación ionizante, lo que la convierte en un problema importante en productos electrónicos diseñados para aplicaciones espaciales (o a gran altitud). Un bloqueo por evento único es un bloqueo causado por una perturbación puntual , generalmente iones pesados ​​o protones provenientes de rayos cósmicos o erupciones solares. [ 1 ] [ 2 ] El bloqueo por evento único (SEL) puede eliminarse por completo mediante diversas técnicas de fabricación, como parte del endurecimiento contra la radiación . [ 3 ]

La interferencia de microondas de alta potencia también puede provocar enganches. [ 4 ]

Tanto los circuitos integrados CMOS como los circuitos integrados TTL son más susceptibles al enganche a temperaturas más altas. [ 5 ]

enganche CMOS

Circuito equivalente de enganche CMOS

Todos los circuitos integrados CMOS tienen rutas de enganche, pero existen varias técnicas de diseño que reducen la susceptibilidad al enganche. [ 6 ] [ 7 ] [ 8 ]

En la tecnología CMOS, existen varios transistores de unión bipolar intrínsecos. En los procesos CMOS, estos transistores pueden generar problemas cuando la combinación de pozos n/p y sustrato da lugar a la formación de estructuras npnp parásitas. La activación de estos dispositivos tipo tiristor provoca un cortocircuito entre las líneas Vdd y GND, lo que suele resultar en la destrucción del chip o en un fallo del sistema que solo puede resolverse apagando el dispositivo. [ 9 ]

Consideremos la estructura de pozo n que se muestra en la primera figura. Esta estructura npnp está formada por la fuente del NMOS, el sustrato p, el pozo n y la fuente del PMOS. También se muestra un circuito equivalente. Cuando uno de los dos transistores bipolares se polariza directamente (debido a la corriente que fluye a través del pozo o sustrato), alimenta la base del otro transistor. Esta retroalimentación positiva aumenta la corriente hasta que el circuito falla o se quema.

La invención de la técnica, ahora estándar en la industria, para prevenir el enganche de CMOS fue realizada por la compañía Hughes Aircraft en 1977. [ 10 ]

Evitar el enganche

Es posible diseñar chips resistentes al efecto latch-up añadiendo una capa de óxido aislante (denominada trinchera ) que rodea tanto a los transistores NMOS como a los PMOS. Esto interrumpe la estructura de rectificador controlado de silicio (SCR) parásito entre estos transistores. Estos componentes son importantes en los casos en que no se puede garantizar la secuencia correcta de alimentación y señales, como en los dispositivos de conexión en caliente .

Los dispositivos fabricados en capas epitaxiales ligeramente dopadas cultivadas sobre sustratos fuertemente dopados también son menos susceptibles al efecto latch-up. La capa fuertemente dopada actúa como un sumidero de corriente donde los portadores minoritarios en exceso pueden recombinarse rápidamente. [ 11 ]

La mayoría de los dispositivos de silicio sobre aislante son inherentemente resistentes al enganche. [ 12 ] El enganche es la conexión de baja resistencia entre el tubo y los rieles de la fuente de alimentación. [ 13 ] [ 14 ] [ 15 ] [ 16 ] [ 17 ]

Para evitar el efecto latchup, se puede colocar una conexión de derivación de sustrato independiente para cada transistor. Esto reduce la resistencia entre las partes del sustrato que transportan corriente y las líneas de alimentación, aunque consume más superficie de oblea por dispositivo. Como solución intermedia, las fábricas de semiconductores pueden especificar reglas de diseño para la separación mínima entre el área activa de un transistor y la derivación de sustrato más cercana; por ejemplo, 10  μm en un  nodo tecnológico de 130 nm.

Pruebas de cierre

  • Consulte la norma EIA / JEDEC sobre la prueba de enganche de circuitos integrados (EIA/JESD78). Esta norma se utiliza habitualmente en las especificaciones de cualificación de circuitos integrados .

Referencias

  1. ↑ Koga, R.; Crawford, KB; Hansel, SJ; Johnson, BM; Lau, DD; Penzin, SH; Pinkerton, SD; Maher, MC (1994). AN-932 Tecnología CMOS avanzada tolerante a SEU y Latch Up (PDF) . Texas Instruments. SNOA256A.
  2. ↑ "Protección contra enganche por evento único en circuitos integrados" . Electrónica e Informática . Notas técnicas. Julio de 1998.
  3. ↑ Shirley, DJ; McLelland, MK (1994). "La computadora de vuelo espacial RISC SC-7 de próxima generación" . Instituto de Investigación del Suroeste . pág. 3. 
  4. ↑ Wang, H.; Li, J.; Li, H.; Xiao, K.; Chen, H. (2008). "Estudio experimental y simulación Spice de los efectos de enganche de inversores CMOS debido a interferencias de microondas de alta potencia" . Progress in Electromagnetics Research . 87 : 313–330 . doi : 10.2528/PIER08100408 .
  5. ↑ Cooper, MS; Retzler, JP; Messenger, GC (diciembre de 1978). "Enganche TTL Schottky de alta temperatura". IEEE Transactions on Nuclear Science . 25 (6): 1538– 44. Bibcode : 1978ITNS...25.1538C . doi : 10.1109/TNS.1978.4329568 .
  6. ↑ "Comprensión del enganche en la lógica CMOS avanzada" (PDF) . Nota de aplicación . Fairchild Semiconductor. Abril de 1999. AN-600. Las estructuras utilizadas en todos los circuitos integrados CMOS... tienen rutas de enganche asociadas.
  7. ↑ Whitaker, Jerry C. (2005). "7 Familias de lógica digital §7.3 Lógica CMOS" . Microelectrónica (2.ª ed.). págs. 7-7 – 7-8 . Los inversores y compuertas CMOS inherentemente tienen... transistores bipolares parásitos que forman un rectificador controlado de silicio (SCR). Aunque... el enganche no se puede evitar, los fabricantes de CMOS diseñan circuitos de entrada y salida que son resistentes al enganche.  
  8. ↑ "Las mejoras en el proceso de Fairchild eliminan el problema de enganche del SCR CMOS en la lógica 74HC" (Documento). Fairchild Semiconductor. Noviembre de 1987. Nota de aplicación 339.
  9. ↑ Rabaey, Jan M.; Chandrakasan, Anantha; Nikolić, Borivoje (2003). "CMOS Latchup" . Circuitos integrados digitales (2.ª ed.). Pearson Education. págs. 116–. ISBN   978-0-13-090996-1OCLC 51448791​​ 
  10. ↑ "Patente de Hughes Aircraft US4173767" .
  11. ↑ Campbell, Stephen A. (2001). La ciencia y la ingeniería de la fabricación microelectrónica (2.ª ed.). Oxford University Press. ISBN  978-0-19-513605-0OCLC 45209102​​ 
  12. ↑ Plößl, Andreas; Kräuter, Gertrud (2000). "Silicon-on-insulator: materials aspects and applications" . Solid-State Electronics . 44 (5): 775–782 . Bibcode : 2000SSEle..44..775P . doi : 10.1016/S0038-1101(99)00273-7 . ISSN 0038-1101 . Consultado el 5 de agosto de 2023 . 
  13. ↑ Gabrielli, A. (2005). "Propuesta para detector de partículas de estado sólido basado en el efecto de enganche". Electronics Letters . 41 (11): 641– 3. Bibcode : 2005ElL....41..641G . doi : 10.1049/el:20058364 .
  14. ↑ Gabrielli, A. (2006). "Prototipo de detector de partículas basado en una celda discreta sensible al efecto de enganche". Measurement Science and Technology . 17 (8): 2269– 2273. Bibcode : 2006MeScT..17.2269G . doi : 10.1088/0957-0233/17/8/030 .
  15. ↑ Gabrielli, A.; Matteucci, G.; Civera, P.; Demarchi, D.; Villani, G.; Weber, M. (2009). "Estudio de viabilidad de un detector de partículas basado en enganche que explota tecnologías CMOS comerciales". Nuclear Physics B: Proceedings Supplements . 197 (1): 322– 4. Bibcode : 2009NuPhS.197..322G . doi : 10.1016/j.nuclphysbps.2009.10.095 .
  16. ↑ Villani, G.; Gabrielli, A.; Demarchi, D.; Weber, M. (junio de 2009). "Nuevos enfoques para la detección y lectura de radiación utilizando el efecto de enganche". Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment . 604 ( 1– 2): 416– 9. Bibcode : 2009NIMPA.604..416V . doi : 10.1016/j.nima.2009.01.094 .
  17. ↑ Gabrielli, A. (2010). "Topología de enganche para lectura de píxeles utilizando transistores comerciales". IEEE Transactions on Nuclear Science . 57 (4): 2167– 72. Bibcode : 2010ITNS...57.2167G . doi : 10.1109/TNS.2010.2051560 .
  • Efecto de enganche en diseños CMOS
  • Analog Devices: Ganando la batalla contra el efecto latchup en dispositivos analógicos CMOS
  • Microelectrónica de Maxwell Technologies: Tecnología de protección contra enganches
  • Tutorial en vídeo sobre el enganche SCR
  • Shirriff, Ken (agosto de 2025). "Aquí hay dragones: Prevención de daños estáticos, bloqueo y metaestabilidad en el 386" .
Obtenido de " https://en.wikipedia.org/w/index.php?title=Latch-up&oldid=1358319164 "