Hispanopedia Wiki
Articulo de referencia

Patrones múltiples

El patrón múltiple (o multipatrón ) es una clase de tecnologías para la fabricación de circuitos integrados (CI), desarrolladas para la fotolitografía con el fin de aumentar la ...

Hispanopedia WikiContenido en espanolLectura gratuita

El patrón múltiple (o multipatrón ) es una clase de tecnologías para la fabricación de circuitos integrados (CI), desarrolladas para la fotolitografía con el fin de aumentar la densidad de características. Se prevé que sea necesaria para los procesos de semiconductores de 10  nm y 7  nm, y posteriores. La premisa es que una sola exposición litográfica puede no ser suficiente para proporcionar la resolución necesaria. Por lo tanto, se requerirían exposiciones adicionales, o bien sería necesario posicionar los patrones utilizando paredes laterales grabadas (con espaciadores).

Diferentes técnicas para la creación de múltiples patrones Arriba: División de las características en grupos (aquí se muestran 3), cada uno con un patrón de máscara diferente Centro: Uso de un espaciador para generar características separadas adicionales en los huecos Abajo: Uso de una característica de polaridad opuesta para cortar (pequeña ruptura) características preexistentes

Incluso con una sola exposición que ofrece suficiente resolución, se han implementado máscaras adicionales para mejorar la calidad del patrón, como por ejemplo Intel para el corte de líneas en su  nodo de 45 nm [ 1 ] o TSMC en su  nodo de 28 nm. [ 2 ] Incluso para la litografía por haz de electrones , una sola exposición parece insuficiente a  un paso de ~10 nm, lo que requiere un doble patrón. [ 3 ] [ 4 ]

La litografía de doble patrón fue demostrada por primera vez en 1983 por DC Flanders y NN Efremow. [ 5 ] Desde entonces, se han desarrollado varias técnicas de doble patrón, como el doble patrón de autoalineación (SADP) y un enfoque exclusivamente litográfico para el doble patrón. [ 6 ] [ 7 ]

La técnica de doble patrón de paso fue desarrollada por Gurtej Singh Sandhu de Micron Technology durante la década de 2000, lo que condujo al desarrollo de la memoria flash NAND de 30 nm . Desde entonces, el patrón múltiple ha sido ampliamente adoptado por los fabricantes de memoria flash NAND y memoria de acceso aleatorio en todo el mundo. [ 8 ] [ 9 ]

Situaciones que requieren múltiples patrones

Existen diversas situaciones que hacen necesario el uso de múltiples patrones.

Paso de subresolución

Los defectos estocásticos limitan la resolución de EUV. Estos defectos son más graves para pasos más pequeños; con un paso de 36 nm, la tasa de defectos no baja de ~1e-9. Los patrones de contacto presentan una grave defectuosidad en dimensiones mayores.

El caso más evidente que requiere múltiples patrones se da cuando el paso de las características está por debajo del límite de resolución del sistema de proyección óptica. Para un sistema con apertura numérica NA y longitud de onda λ, cualquier paso inferior a 0,5 λ/NA no sería resoluble en una sola exposición de la oblea. El límite de resolución también puede deberse a efectos estocásticos, como en el caso de EUV . En consecuencia, un ancho de línea de 20  nm todavía requiere doble patrón EUV, debido a una mayor defectividad en pasos mayores. [ 10 ]

Redondeo de patrones bidimensionales

Redondeo de patrones bidimensionales. Los patrones densos bidimensionales formados a partir de pocos haces que interfieren siempre presentan un redondeo severo.

Está bien establecido que los patrones bidimensionales densos, que se forman a partir de la interferencia de dos o tres haces a lo largo de una dirección, como en la iluminación cuadrupolar o QUASAR, están sujetos a un redondeo significativo, particularmente en curvas y esquinas. [ 11 ] [ 12 ] [ 13 ] El radio de redondeo de la esquina es mayor que el paso mínimo (~0,7 λ/NA). [ 14 ] Esto también contribuye a puntos calientes para tamaños de características de ~0,4 λ/NA o menores. [ 15 ] Por esta razón, es ventajoso definir primero patrones de línea y luego cortar segmentos de dichas líneas en consecuencia. [ 16 ] Esto requiere exposiciones adicionales. Las formas cortadas también pueden ser redondas, lo que requiere una precisión de colocación estricta. [ 16 ] [ 17 ] [ 18 ]

Compromiso entre la punta de la línea y el ancho de la línea

El redondeo de las puntas de las líneas conlleva naturalmente una compensación entre la reducción del ancho de la línea (es decir, el ancho de la punta) y la reducción del espacio entre las puntas opuestas. A medida que el ancho de la línea se reduce, el radio de la punta también se reduce. Cuando la punta de la línea es menor que la función de dispersión de puntos (k 1 ~0,6–0,7), la punta se retrae naturalmente, [ 19 ] aumentando el espacio entre las puntas opuestas. La función de dispersión de puntos también limita la distancia resoluble entre los centros de las puntas de las líneas (modeladas como círculos). Esto, a su vez, conlleva una compensación entre la reducción del ancho de la celda y la reducción de la altura de la celda. Esta compensación se evita añadiendo una máscara de corte/recorte (véase la discusión a continuación). [ 20 ] Por lo tanto, para el nodo de 7 nm dirigido a EUV  , con un  ancho de línea de metal de 18 nm (k 1 =0,44 para λ=13,5  nm, NA=0,33), la separación de la punta de la línea de menos de 25  nm (k 1 =0,61) implica que el patrón único de EUV no es suficiente; es necesaria una segunda exposición de corte.

Las diferentes partes del diseño requieren diferentes iluminaciones.

Las distintas características requieren iluminaciones diferentes. Las distintas características de un mismo diseño (indicadas por los diferentes colores) podrían requerir iluminaciones diferentes y, por lo tanto, exposiciones diferentes. Si bien las líneas horizontales y verticales pueden iluminarse con una iluminación cuadrupolar común (azul), las orientaciones de 45 grados se verían afectadas, ya que requieren una iluminación cuadrupolar completamente diferente (roja). En consecuencia, para abarcar todos estos casos se necesitarían exposiciones separadas.

Cuando los patrones incluyen tamaños de características cercanos al límite de resolución, es común que diferentes disposiciones de dichas características requieran iluminaciones específicas para su impresión. [ 21 ]

El ejemplo más básico son las líneas horizontales densas frente a las líneas verticales (semipaso < 0,35 λ/NA), donde las primeras requieren una iluminación dipolar norte-sur, mientras que las segundas requieren una iluminación dipolar este-oeste. Si se utilizan ambos tipos (también conocido como C-Quad de cuadrupolo cruzado), el dipolo inapropiado degrada la imagen de la orientación de línea correspondiente. [ 22 ] Los pasos mayores, hasta λ/NA, pueden tener líneas horizontales y verticales que se pueden acomodar mediante iluminación cuadrupolar o QUASAR, pero las características espaciadas diagonalmente y las características de codo se degradan. [ 23 ] [ 24 ]

En DRAM , la matriz y la periferia se exponen bajo diferentes condiciones de iluminación . Por ejemplo, la matriz podría exponerse con iluminación dipolar, mientras que la periferia podría usar iluminación anular. [ 25 ] Esta situación se aplica a cualquier conjunto de patrones (semipaso < 0,5 λ/NA) con diferentes pasos o diferentes disposiciones de características, por ejemplo, matrices rectangulares frente a matrices escalonadas. [ 26 ] [ 27 ] [ 25 ] [ 28 ] Cualquiera de los patrones individuales es resoluble, pero no se puede usar una sola iluminación simultáneamente para todos ellos. Un paso mínimo puede requerir una iluminación que sea perjudicial para el doble del paso mínimo con desenfoque. [ 29 ] [ 30 ]

La inclusión de características tanto aisladas como densas es un ejemplo bien conocido de patrones de paso múltiple. Se han diseñado características de asistencia de subresolución (SRAF) para permitir la creación de patrones de características aisladas al utilizar iluminación adaptada a las características densas. Sin embargo, no se pueden cubrir todos los rangos de paso. En particular, las características semidensas pueden ser difíciles de incluir. [ 31 ] [ 32 ]

Ejemplo específico: matrices de agujeros

Iluminación específica para cada arreglo. Las distintas configuraciones de arreglo requieren iluminaciones diferentes y mutuamente excluyentes. Para adaptarse a todas ellas, se necesitarían exposiciones diferentes con las distintas iluminaciones.

Para el caso específico de matrices de agujeros (paso medio mínimo < 0,6 λ/NA), tres casos bien conocidos requieren tres iluminaciones completamente diferentes. Una matriz regular generalmente requiere iluminación Quasar, mientras que la misma matriz rotada 45 grados da como resultado una matriz de tablero de ajedrez que requiere iluminación C-quad. [ 28 ] A diferencia de ambos casos, una matriz con simetría cercana a triangular o hexagonal requiere iluminación hexapolar. [ 33 ]

Patrones de múltiples tonos

Punto de acceso OPC. El espacio insuficiente (región roja) para las funciones de asistencia para admitir 2x paso mínimo de metal (MMP) en presencia de 1x MMP está prohibido.
Patrones con iluminaciones incompatibles. Las iluminaciones diseñadas para ciertas partes de un patrón de múltiples pasos pueden afectar negativamente otros aspectos. En este caso, las zonas azules favorecen el paso mínimo entre líneas, mientras que las zonas rojas favorecen los saltos de línea, pero no el paso mínimo.

A veces, un patrón de características contiene inherentemente más de un paso, y además, estos pasos son incompatibles hasta el punto de que ninguna iluminación puede capturar simultáneamente ambos pasos de manera satisfactoria. Un ejemplo común, también de DRAM, es el patrón de ladrillo que define las regiones activas de la matriz. [ 34 ] [ 35 ] Además del paso estrecho de las regiones activas, también existe el paso entre las separaciones o interrupciones de las regiones activas, que es diferente del paso estrecho en la misma dirección. Cuando el paso estrecho es < λ/NA (pero aún > 0,5 λ/NA), no se puede capturar simultáneamente con el paso doble debido a las limitaciones de enfoque de este último. El grabado selectivo, junto con SADP o SAQP (que se describirán más adelante), es el mejor enfoque actual para lograr el patrón simultáneo de ambos pasos. [ 36 ]

Pequeñas desviaciones de la interferencia de dos haces

Un patrón de interferencia de dos haces (paso medio <0,5 λ/NA) forma un conjunto de líneas espaciadas regularmente. Las interrupciones en dichas líneas, por ejemplo, patrones de ladrillo, son desviaciones del patrón de interferencia. Estas interrupciones generalmente no dominan el patrón y, por lo tanto, son pequeñas desviaciones. Estas desviaciones son insuficientes para compensar completamente la interferencia constructiva o destructiva del patrón de línea regular subyacente; a menudo resultan lóbulos laterales. [ 37 ] [ 38 ] Los huecos en los extremos de las líneas se cubren fácilmente bajo iluminación dipolar. [ 39 ] Por lo tanto, es necesaria otra exposición de máscara (generalmente denominada máscara de corte) para romper el patrón de línea de manera más robusta.

Corte de línea

La desalineación de las formas cortadas puede provocar problemas eléctricos como arcos eléctricos y variaciones en la resistencia de contacto.

La primera implementación de patrones múltiples implicó el corte de líneas. Esto ocurrió por primera vez para  el nodo de 45 nm de Intel, para  un paso de puerta de 160 nm. [ 40 ] El uso de una segunda máscara para cortar líneas definidas por una primera máscara no ayuda a aumentar la densidad de características directamente. En cambio, permite la definición de características, por ejemplo, patrones de ladrillo, que se basan en líneas espaciadas a un paso mínimo, en particular, cuando las líneas están cerca del límite de resolución y se generan por la interferencia de dos haces mencionada anteriormente. La interferencia de dos haces aún domina el patrón de difracción. [ 37 ] De hecho, en ausencia de una exposición de corte separada, el espacio entre los extremos de las líneas de paso mínimo será prohibitivamente grande. [ 41 ] [ 42 ] Esto se debe al redondeo resultante de las frecuencias espaciales reducidas. [ 43 ]

Las formas de corte de línea en sí mismas están sujetas a redondeo; este redondeo se puede minimizar con una iluminación optimizada, [ 44 ] pero no se puede eliminar por completo.

Al aplicar la segunda máscara para cortar líneas, es necesario considerar la superposición relativa a la primera máscara; de lo contrario, pueden producirse errores de posicionamiento de bordes (EPE). Si el paso de línea ya está cerca del límite de resolución, el patrón de corte en sí mismo puede presentar dificultades de imagen, debido a la reducción de la dosis o la ventana de enfoque. La variabilidad estocástica de EUV provoca una forma aleatoria de los cortes. [ 45 ] En este caso, se tendría que utilizar más de una máscara de corte, o bien el corte tendría que extenderse sobre más de una línea. El corte de línea autoalineado (que se analizará más adelante) puede ser una opción preferible.

División del tono

Doble exposición, doble grabado (zanjas): Recubrimiento de fotorresina sobre el primer patrón; grabado adyacente a las características anteriores; eliminación de la fotorresina.
Doble patrón mediante división de paso. Este método consiste en asignar características adyacentes a dos máscaras diferentes, indicadas por colores distintos. Sigue siendo el método de patrón múltiple más sencillo que se utiliza actualmente y resulta menos costoso que la litografía EUV.
Algunos diseños metálicos bidireccionales requerirán más de un patrón doble para EUV o DUV si el espacio mínimo entre las capas de metal es demasiado pequeño.
En ocasiones, es necesario "unir" dos elementos impresos por separado para formar un solo elemento.

La forma más antigua de patrón múltiple consistía simplemente en dividir un patrón en dos o tres partes, cada una de las cuales podía procesarse de forma convencional, combinándose el patrón completo al final en la capa final. Esto a veces se denomina división de paso , ya que no se pueden obtener imágenes de dos características separadas por un paso, por lo que solo se pueden obtener imágenes de las características omitidas a la vez. También se denomina más directamente "LELE" (Litho-Etch-Litho-Etch). Este enfoque se ha utilizado para los nodos de 20  nm y 14  nm. El coste adicional de las exposiciones extra se toleraba, ya que solo unas pocas capas críticas las necesitarían. Una preocupación más seria era el efecto de los errores de posicionamiento entre características (superposición). En consecuencia, el enfoque de imágenes de pared lateral autoalineadas (que se describe a continuación) ha sucedido a este enfoque.

Un método de "fuerza bruta" para la creación de patrones de trincheras implica una secuencia de (al menos) dos exposiciones y grabados independientes de patrones en la misma capa. Para cada exposición, se requiere un recubrimiento de fotorresina diferente . Una vez completada la secuencia, el patrón es una composición de los subpatrones grabados previamente. Al intercalar los subpatrones, la densidad del patrón puede aumentarse teóricamente de forma indefinida, siendo el paso medio inversamente proporcional al número de subpatrones utilizados. Por ejemplo,  se puede generar un patrón de paso medio de 25 nm intercalando dos  patrones de paso medio de 50 nm, tres  de paso medio de 75 nm o cuatro de  paso medio de 100 nm. La reducción del tamaño de las características probablemente requerirá la ayuda de técnicas como la contracción química, el reflujo térmico o películas de asistencia para la contracción. Este patrón compuesto se puede transferir a la capa final.

Esto se describe mejor con un ejemplo de proceso. Una primera exposición de fotorresina se transfiere a una capa de máscara dura subyacente. Tras retirar la fotorresina después de la transferencia del patrón de la máscara dura, se aplica una segunda capa de fotorresina sobre la muestra. Esta capa se somete a una segunda exposición, creando imágenes de las características entre las características del patrón de la capa de máscara dura. El patrón de la superficie se compone de características de fotorresina delimitadas por las características de la máscara, que se pueden transferir a la capa final subyacente. Esto permite duplicar la densidad de características.

Para nodos avanzados, tanto EUV como DUV pueden requerir la división de diseños bidireccionales en más de dos partes, lo que resulta en patrones triples y cuádruples, respectivamente. [ 46 ]

A veces, es necesario "unir" dos características impresas por separado en una sola. [ 47 ] [ 48 ] [ 49 ] Esta forma de doble patrón se utilizó hasta ~15  nm DRAM y posiblemente más allá. [ 50 ]

Una variante de este método que elimina el grabado inicial de la máscara dura es la congelación de la fotorresina [ 51 ] , que permite aplicar una segunda capa de fotorresina sobre la primera capa revelada. JSR ha demostrado la obtención  de líneas y espacios de 32 nm mediante este método [ 52 ] , donde la congelación se logra mediante el endurecimiento superficial de la primera capa de fotorresina.

En los últimos años, el alcance del término "división de la brea" se ha ampliado gradualmente para incluir técnicas que implican el uso de espaciadores en las paredes laterales.

Transferencia de imagen de la pared lateral

Máscara espaciadora: primer patrón; deposición; formación del espaciador mediante grabado; eliminación del primer patrón; grabado con la máscara espaciadora; patrón final.

En el patrón de espaciadores , un espaciador es una capa de película que se forma en la pared lateral de una característica predefinida. Un espaciador se forma mediante la deposición o reacción de la película sobre el patrón anterior, seguida de un grabado para eliminar todo el material de la película en las superficies horizontales, dejando solo el material en las paredes laterales. Al eliminar la característica original definida, solo queda el espaciador. Sin embargo, dado que hay dos espaciadores por cada línea, la densidad de líneas se ha duplicado. Esto se conoce comúnmente como patrón doble autoalineado (SADP). La técnica de espaciadores es aplicable para definir compuertas estrechas a la mitad del paso litográfico original, por ejemplo.

Dado que la división de paso se ha vuelto más difícil debido a las posibles diferencias en las posiciones de las características entre las distintas partes expuestas, la transferencia de imagen de pared lateral (SIT) se ha reconocido como el enfoque necesario. El enfoque SIT generalmente requiere la formación de una capa espaciadora en la pared lateral de una característica grabada. Si esta capa espaciadora corresponde a una característica conductora, entonces finalmente debe cortarse en al menos dos ubicaciones para separar la característica en dos o más líneas conductoras, como se espera normalmente. Por otro lado, si la capa espaciadora corresponde a una característica dieléctrica, no sería necesario cortarla. Predecir cuántos cortes serían necesarios para patrones lógicos avanzados ha sido un gran desafío técnico. Se han publicado muchos enfoques para el patrón de espaciadores (algunos se enumeran a continuación), todos dirigidos a mejorar la gestión (y reducción) de los cortes.

Como los materiales espaciadores suelen ser materiales de máscara dura , la calidad de su patrón posterior al grabado tiende a ser superior en comparación con los perfiles de fotorresina después del grabado, que generalmente presentan rugosidad en los bordes de las líneas. [ 53 ]

Los principales problemas con el método de espaciadores son si los espaciadores pueden permanecer en su lugar después de que se retire el material al que están unidos, si el perfil del espaciador es aceptable y si el material subyacente es atacado por el grabado que retira el material unido al espaciador. La transferencia de patrones se complica por la situación en la que la eliminación del material adyacente a los espaciadores también elimina una pequeña cantidad del material subyacente. Esto da como resultado una topografía más alta en un lado del espaciador que en el otro. [ 54 ] Cualquier desalineación de las máscaras o excursión en la dimensión crítica (CD) de la característica pre-patronada hará que el paso entre características alterne, un fenómeno conocido como paso de caminata. [ 55 ]

La posición del espaciador también depende del patrón al que está unido. Si el patrón es demasiado ancho o demasiado estrecho, la posición del espaciador se ve afectada. Sin embargo, esto no representa un problema para los procesos de fabricación de memorias críticas que se autoalinean.

Cuando se repite el SADP, se logra una reducción adicional a la mitad del paso. Esto se conoce comúnmente como patrón cuádruple autoalineado (SAQP). Dado que 76  nm es el paso mínimo esperado para una sola exposición de litografía de inmersión , [ 56 ]  ahora se puede alcanzar un paso de 19 nm con SAQP.

Patrones de contacto/vía autoalineados

Autoalineado mediante un patrón de doble damasceno.

El patrón de contactos y vías autoalineados es un método establecido para crear patrones de múltiples contactos o vías a partir de una única característica litográfica. Utiliza la intersección de una máscara de fotorresina ampliada y zanjas subyacentes rodeadas por una capa de máscara dura pre-patronada. Esta técnica se utiliza en celdas DRAM [ 57 ] y también en lógica avanzada para evitar múltiples exposiciones de contactos y vías con separación de paso. [ 58 ] [ 59 ] [ 60 ]

Desde  el nodo de 32 nm, Intel ha aplicado el enfoque de vías autoalineadas mencionado anteriormente, que permite que dos vías separadas por un paso suficientemente pequeño (112,5  nm para  el metal de 32 nm de Intel) [ 61 ] se puedan modelar con una sola abertura de fotorresina en lugar de dos separadas. [ 60 ] Si las vías estuvieran separadas por menos del límite de resolución de paso de una sola exposición, el número mínimo de máscaras requeridas se reduciría, ya que dos máscaras separadas para el par de vías originalmente separadas ahora se pueden reemplazar por una sola máscara para el mismo par.

SADP con espaciador dieléctrico (SID)

SADP con espaciador dieléctrico (SID) basado en dos deposiciones sucesivas y al menos dos grabados.
SID SADP tiene una resolución 3 veces mayor, lo que permite una máscara adicional para el corte de líneas.

En el patrón doble autoalineado (SADP), el número de máscaras de corte/bloqueo puede reducirse o incluso eliminarse en parches densos cuando el espaciador se utiliza para modelar directamente el dieléctrico intermetálico en lugar de las características metálicas. [ 62 ] La razón es que las ubicaciones de corte/bloqueo en las características del núcleo/mandril ya están modeladas en la primera máscara. Hay características secundarias que emergen de los espacios entre los espaciadores después de un modelado adicional. El borde entre una característica secundaria y el espaciador se autoalinea con la característica del núcleo vecina.

Patrones de espaciadores SID 2D

El uso de SID se puede aplicar a matrices 2D, agregando iterativamente características equidistantes de las características previamente presentes, duplicando la densidad con cada iteración. [ 63 ] [ 64 ] Se pueden realizar cortes que no requieren un posicionamiento preciso en esta cuadrícula generada por espaciadores. [ 65 ]

Patrón de espaciadores triangulares (estructura de panal)

Un patrón de panal permite triplicar la densidad para la creación de patrones en las capas de DRAM.

Samsung demostró recientemente la creación de patrones de DRAM utilizando una estructura de panal (HCS) adecuada para 20  nm y más allá. [ 66 ] Cada iteración del patrón de espaciadores triplica la densidad, reduciendo efectivamente el paso 2D en un factor de sqrt(3). Esto es particularmente útil para DRAM, ya que la capa de condensadores se puede adaptar a una estructura de panal, lo que simplifica su creación de patrones.

Patrón cuádruple autoalineado (SAQP )

SAQP se basa en dos pasos SADP sucesivos. En comparación con SADP, SAQP utiliza otro espaciador, lo que permite un procesamiento autoalineado adicional que posibilita una mayor reducción del paso, junto con la oportunidad de un patrón flexible.

SADP se puede aplicar dos veces seguidas para lograr una división de paso efectiva. Esto también se conoce como patrón cuádruple autoalineado (SAQP). Con SAQP, la dimensión crítica (CD) de la característica principal, así como el espaciado entre dichas características, se definen mediante el primer o el segundo espaciador.

Es preferible que el segundo espaciador defina características no conductoras [ 67 ] para opciones de corte o recorte más flexibles.

SAQP tiene ventajas en el enrutamiento de metales bidimensional (seguido de dos pasos de corte/recorte por grabado selectivo), en comparación con EUV, debido a las limitaciones de iluminación de este último. [ 68 ] [ 69 ]

Reducción de paso de espaciadores múltiples

Las iteraciones de deposición seguidas de grabado o grabado controlado de multicapas pueden resultar en una reducción sustancial del paso más allá de SAQP. [ 70 ] El número de capas determina el grado de reducción del paso.

Autoensamblaje dirigido (DSA)

La tecnología DSA recombina vías divididas. Dos vías que normalmente requerirían exposiciones separadas (roja y azul) pueden combinarse con la ayuda de DSA utilizando una única exposición de patrón guía (borde negro).

El número de máscaras utilizadas para el patrón de espaciadores de pared lateral puede reducirse con el uso de autoensamblaje dirigido (DSA) debido a la provisión de cortes en cuadrícula de una sola vez dentro de un área impresa, que luego puede seleccionarse con una exposición final. [ 71 ] [ 65 ] Alternativamente, el patrón de corte en sí puede generarse como un paso de DSA. [ 72 ] De igual manera, un diseño de vía dividida puede recombinarse en pares. [ 73 ]

Se han reportado muchos avances en el uso de copolímeros de bloque PMMA-PS para definir patrones sub-20  nm mediante autoensamblaje, guiado por topografía de superficie (grafoepitaxia) y/o patrones químicos de superficie (quimioepitaxia). [ 74 ] La principal ventaja es el procesamiento relativamente simple, en comparación con exposiciones múltiples o deposiciones y grabados múltiples. El principal inconveniente de esta técnica es el rango relativamente limitado de tamaños de características y ciclos de trabajo para una formulación de proceso dada. Las aplicaciones típicas han sido líneas y espacios regulares, así como matrices de agujeros o cilindros muy juntos. [ 75 ] Sin embargo, también se pueden generar patrones aleatorios y aperiódicos utilizando patrones guía cuidadosamente definidos. [ 76 ]

La rugosidad del borde de línea en patrones de copolímeros de bloque depende fuertemente de la tensión interfacial entre las dos fases, que a su vez, depende del parámetro "chi" (χ) de Flory. [ 77 ] Se prefiere un valor más alto de χ para una rugosidad reducida; el ancho interfacial entre dominios es igual a 2a(6χ) −1/2 , donde a es la longitud estadística de la cadena polimérica. [ 78 ] Además, se requiere χN > 10,5 para una segregación de fase suficiente, donde N es el grado de polimerización (número de repeticiones de monómero en la cadena). Por otro lado, el semipaso es igual a 2(3/π 2 ) 1/3 aN 2/3 χ 1/6 . Las fluctuaciones de los anchos del patrón en realidad dependen débilmente ( raíz cuadrada ) del logaritmo del semipaso, por lo que se vuelven más significativas en relación con semipasos más pequeños.

El DSA aún no se ha implementado en la fabricación debido a preocupaciones sobre defectos, donde una característica no aparece como se espera del autoensamblaje guiado. [ 79 ]  Sin embargo, se han logrado algunos avances en la comprensión de formas de reducir la defectividad para patrones de líneas de medio paso inferiores a 10 nm. [ 80 ]

En IWAPS 2024, la Universidad de Fudan mostró matrices de gran área y sin defectos utilizando una técnica de patrón de orificios cuádruples basada en DSA, que potencialmente reduce significativamente la cantidad de máscaras utilizadas en el multipatrón. [ 81 ] [ 82 ]

Otras técnicas de multipatrones

Se han expresado numerosas preocupaciones sobre la posibilidad de que el patrón múltiple disminuya o incluso revierta la reducción de costos de nodo a nodo esperada con la Ley de Moore . La EUV es más costosa que tres exposiciones de 193i (es decir, LELELE), considerando el rendimiento. [ 83 ] Además, la EUV es más propensa a imprimir defectos de máscara más pequeños que no se pueden resolver con 193i. [ 84 ] A continuación se analizan algunos aspectos de otras técnicas de patrón múltiple consideradas.

Patrón triple autoalineado (SATP)

SATP ofrece menor sensibilidad de superposición. SATP logra el mismo patrón que SID SADP, pero con menor sensibilidad de superposición para la máscara de corte/recorte.

El patrón triple autoalineado se ha considerado un sucesor prometedor del SADP, debido a la introducción de un segundo espaciador que ofrece flexibilidad adicional en el patrón 2D y mayor densidad. [ 85 ] [ 86 ] Un total de dos máscaras (mandril y recorte) es suficiente para este enfoque. [ 87 ] El único costo adicional en relación con el SADP es el de depositar y grabar el segundo espaciador. La principal desventaja de que el SATP suceda al SADP es que solo se podría usar para un nodo. Por esta razón, el patrón cuádruple autoalineado (SAQP) se considera con mayor frecuencia. Por otro lado, el flujo SID SADP convencional se puede extender de forma bastante natural al patrón triple, con la segunda máscara dividiendo el espacio en dos características. [ 88 ]

Implantación iónica inclinada

Implantación iónica inclinada. Las regiones dañadas por los iones actúan como regiones alineadas con las paredes laterales que se van a grabar. Un aspecto fundamental de este método es la correlación entre el ancho y el paso del daño; ambos se ensanchan simultáneamente para una altura de máscara iónica y un ángulo del haz iónico fijos.

La implantación iónica inclinada fue propuesta en 2016 por la Universidad de Berkeley como un método alternativo para lograr el mismo resultado que el patrón de espaciadores. [ 89 ] En lugar de patrones de núcleo o mandril que soportan espaciadores depositados, un patrón de capa de enmascaramiento iónico protege una capa subyacente de ser dañada por la implantación iónica, lo que lleva a ser grabada en un proceso posterior. El proceso requiere el uso de haces de iones angulares que penetran a la profundidad justa, para no dañar las capas ya procesadas debajo. Además, la capa de enmascaramiento iónico debe comportarse idealmente, es decir, bloqueando el paso de todos los iones, sin reflejarse en la pared lateral. Este último fenómeno sería perjudicial y anularía el propósito del enfoque de enmascaramiento iónico. Se han logrado zanjas tan pequeñas como 9 nm con este enfoque, utilizando implantación iónica de Ar+ de 15 keV en ángulos de 15 grados en una capa de enmascaramiento térmico de SiO2 de 10 nm .  Un aspecto fundamental de este enfoque es la correlación entre el ancho del daño y el paso del daño; Ambos se ensanchan al mismo tiempo para una altura de máscara iónica y un ángulo del haz iónico fijos . 

Exposiciones de polaridad complementaria

El método de exposiciones complementarias [ 90 ] es otra forma de reducir las exposiciones de máscara para patrones múltiples. En lugar de múltiples exposiciones de máscara para vías, cortes o bloques individuales, se utilizan dos exposiciones de polaridad opuesta o complementaria, de modo que una exposición elimina las porciones internas del patrón de exposición anterior. Las regiones superpuestas de dos polígonos de polaridad opuesta no se imprimen, mientras que las regiones no superpuestas definen ubicaciones que se imprimen según la polaridad. Ninguna de las exposiciones genera patrones directamente en las características objetivo. Este enfoque también fue implementado por IMEC como dos máscaras de "retención" para la capa M0A en su  celda SRAM de 7 nm. [ 91 ]

Bloqueo o corte autoalineado

SADP con bloqueo/corte autoalineado. El bloqueo o corte autoalineado permite dividir las líneas en dos colores, gracias al uso de dos materiales diferentes con distinta selectividad de grabado. Solo se pueden cortar líneas de un color con una exposición de máscara determinada.

El bloqueo o corte autoalineado se está utilizando actualmente con SAQP para  pasos inferiores a 30 nm. [ 92 ] Las líneas que se van a cortar se dividen en dos materiales, que se pueden grabar selectivamente. Una máscara de corte corta solo una de cada dos líneas hechas de un material, mientras que la otra máscara de corte corta las líneas restantes hechas del otro material. Esta técnica tiene la ventaja de crear patrones de doble paso sobre líneas con el paso mínimo, sin errores de posicionamiento de bordes. [ 36 ] Los diseños que facilitan el corte se procesan con el mismo número mínimo de máscaras (3), independientemente de si se utiliza la longitud de onda DUV o EUV. [ 93 ]

El flujo SAQP para bloqueo/corte autoalineado El flujo de patrón cuádruple autoalineado (SAQP) puede adaptarse al bloqueo o corte autoalineado.

Posibilidades de patrones múltiples de EUV

División del diseño EUV debido a las diferentes iluminaciones. Este diseño consta de líneas verticales y horizontales que requieren dos iluminaciones distintas, optimizadas para cada una, ya que el diseño horizontal incluye líneas y espacios más amplios. Por consiguiente, es necesario dividir el diseño, incluso para la litografía EUV. Además, se prefieren exposiciones de corte adicionales para los espacios entre los extremos de las líneas (marcados con un círculo).

Aunque se ha proyectado que la EUV será la litografía de elección de próxima generación , aún podría requerir más de una exposición litográfica, debido a la necesidad prevista de imprimir primero una serie de líneas y luego cortarlas; un único patrón de exposición EUV tiene dificultades con el control del espaciado de extremo a extremo de las líneas. [ 12 ] Además, la colocación del extremo de la línea se ve significativamente afectada por el ruido de disparo de fotones .

Las herramientas EUV existentes de 0,33 NA presentan dificultades por debajo de  una resolución de medio paso de 16 nm. [ 94 ] Los espacios de punta a punta son problemáticos para  dimensiones de 16 nm. [ 95 ] En consecuencia, el patrón 2D EUV se limita a  un paso >32 nm. [ 94 ] Estudios recientes sobre la optimización simultánea de las características de la máscara EUV y la forma de la iluminación han indicado que diferentes patrones en la misma capa metálica podrían requerir diferentes iluminaciones. [ 96 ] [ 97 ] [ 98 ] [ 99 ] [ 100 ] Por otro lado, una sola exposición solo ofrece una sola iluminación.

Por ejemplo, en una optimización de máscara de fuente de paso cruzado para  el nodo de 7 nm, para  un paso de 40-48 nm y  un paso de 32 nm, la calidad determinada por la pendiente logarítmica de la imagen normalizada fue insuficiente (NILS<2), mientras que solo  un paso de 36 nm fue apenas satisfactorio para una exposición única bidireccional. [ 13 ]

La situación subyacente es que los patrones EUV pueden dividirse según diferentes iluminaciones para diferentes pasos, o diferentes tipos de patrones (por ejemplo, matrices escalonadas frente a matrices regulares). [ 96 ] Esto podría aplicarse tanto a patrones de corte de línea como a capas de contacto/vía. También es probable que se necesite más de un corte, incluso para EUV. [ 101 ]

En el Taller EUVL de 2016, ASML informó que las herramientas EUV NXE de 0,33 NA no serían capaces de generar patrones estándar de exposición única para el  paso de 11-13 nm previsto en el  nodo de 5 nm. [ 102 ] Una NA mayor de 0,55 permitiría generar patrones EUV de exposición única de campos que son la mitad del tamaño de campo estándar de 26  mm x 33 mm. [ 102 ] Sin embargo, algunos productos, como la Pascal Tesla P100 de NVIDIA , [ 103 ] estarán divididos por el tamaño de medio campo y, por lo tanto, requerirán la unión de dos exposiciones separadas. [ 104 ] En cualquier caso, dos escaneos de medio campo consumen el doble de sobrecarga de aceleración/desaceleración que un solo escaneo de campo completo. [ 102 ] [ 105 ] 

Los defectos estocásticos, incluido el error de posicionamiento de los bordes, también implican un patrón doble (o superior) para contactos/vías con una distancia de centro a centro de 40  nm o menos. [ 106 ] [ 107 ]

Implementaciones de patrones múltiples

Multipatrón no ideal: En este caso, el diseño se divide en tres partes, cada una de las cuales es difícil de visualizar. Cada parte contiene elementos de diferentes tamaños y espaciamientos, así como diferentes orientaciones, heredando los problemas del diseño original.

Los patrones de memoria ya se generan mediante patrones cuádruples para NAND [ 108 ] y patrones cuádruples/dobles cruzados para DRAM [ 109 ] . Estas técnicas de modelado son autoalineables y no requieren máscaras de corte o recorte personalizadas. Para DRAM y memoria flash de 2x nm, las técnicas de doble modelado deberían ser suficientes.

El rendimiento actual de la litografía EUV sigue siendo más de tres veces inferior al de  la litografía de inmersión de 193 nm, lo que permite extender esta última mediante la creación de múltiples patrones. Además, la falta de una película protectora para EUV también resulta prohibitiva.

A partir de 2016, Intel estaba usando SADP para su  nodo de 10 nm; [ 110 ] sin embargo, a partir de 2017, el  paso mínimo de metal de 36 nm ahora se está logrando con SAQP. [ 111 ] Intel está usando patrón triple para algunas capas críticas en su  nodo de 14 nm, [ 112 ] que es el enfoque LELELE. [ 113 ] El patrón triple ya se ha demostrado en  el tapeout de 10 nm, [ 114 ] y ya es una parte integral del  proceso de 10 nm de Samsung. [ 115 ] TSMC está implementando 7  nm en 2017 con patrón múltiple; [ 116 ] específicamente, división de paso, [ 117 ] hasta  un paso de 40 nm. [ 118 ] Más allá del nodo de 5  nm, el patrón múltiple, incluso con asistencia EUV, sería económicamente desafiante, ya que la salida de la exposición única EUV aumentaría aún más el costo. Sin embargo, al menos hasta  un paso de 12 nm, LELE seguido de SADP (SID) parece ser un enfoque prometedor, utilizando solo dos máscaras y también las técnicas de doble patrón más maduras, LELE y SADP. [ 119 ]

Costos de diseño

Diseño multipatrón optimizado en cuanto al color. Idealmente, los tres conjuntos de elementos de diferentes colores se distribuyen de la forma más uniforme posible y siguen un paso de línea constante.

En comparación con 193i SADP, el costo de EUV SADP está dominado por la exposición de la herramienta EUV, mientras que la diferencia de costo de 193i SAQP se debe a las deposiciones y grabados adicionales. Se espera que el costo de procesamiento y la pérdida de rendimiento en una herramienta litográfica sean los más altos en todo el flujo de proceso integrado debido a la necesidad de mover la oblea a ubicaciones específicas a alta velocidad. EUV también sufre del límite de ruido de disparo, lo que obliga a aumentar la dosis al pasar a nodos sucesivos. [ 121 ] Por otro lado, las deposiciones y grabados procesan obleas completas a la vez, sin necesidad de movimiento de la etapa de la oblea en la cámara de proceso. De hecho, se pueden agregar múltiples capas debajo de la capa de fotorresina para propósitos antirreflectantes o de máscara dura de grabado, solo para una exposición única convencional.

Demostraciones de silicio publicadas

Prácticas de multipatrones de lógica/ASIC de vanguardia

Cuatro máscaras para dividir el paso mínimo entre 3. Para crear patrones con un tercio del paso mínimo de línea, se pueden usar 4 máscaras (cada una representada aquí por un color diferente). Este método también se conoce como "LELELELE" (4 veces la iteración de litografía-grabado (LE)). Alternativamente, se puede aplicar SADP con menos máscaras.

Incluso con la introducción de la tecnología EUV en algunos casos, el patrón múltiple se ha seguido implementando en la mayoría de las capas que se producen. Por ejemplo,  Samsung continúa utilizando el patrón cuádruple para 7 nm. [ 127 ] El proceso de 7 nm+ de TSMC  también utiliza EUV en un contexto de patrón múltiple. [ 130 ] De todos modos, solo unas pocas capas se ven afectadas; [ 131 ] muchas siguen siendo de patrón múltiple convencional.

Costo de las mascarillas

El coste de la máscara se beneficia enormemente del uso de patrones múltiples. La máscara de exposición única EUV tiene características más pequeñas que requieren mucho más tiempo para escribirse que la máscara de inmersión. Aunque las características de la máscara son cuatro veces mayores que las de la oblea, el número de disparos aumenta exponencialmente para características mucho más pequeñas. Además, las  características inferiores a 100 nm en la máscara también son mucho más difíciles de modelar, con alturas de absorbente de aproximadamente 70  nm. [ 132 ]

Productividad de las obleas

Nota: WPM = WPH * # herramientas * tiempo de actividad / # pasadas * 24 horas/día * 30 días/mes. WPM normalizado = WPM / (WPM para EUV 1 pasada)

Cabe esperar que la creación de múltiples patrones con escáneres de inmersión tenga una mayor productividad de obleas que la litografía EUV, incluso con hasta 4 pasadas por capa, debido a un rendimiento de exposición de obleas (WPH) más rápido, una mayor cantidad de herramientas disponibles y un mayor tiempo de actividad.

Problemas específicos de múltiples patrones

Cortes diagonales prohibidos. Los cortes en diagonal están prohibidos debido a la distorsión que producen, que produce un efecto de "esquinas que se tocan". Se desaconseja su uso incluso con patrones simples de EUV.

El patrón múltiple implica el uso de muchos pasos de procesamiento para formar una capa con patrón, donde convencionalmente solo una exposición litográfica, una secuencia de deposición y una secuencia de grabado serían suficientes. En consecuencia, hay más fuentes de variación y posible pérdida de rendimiento en el patrón múltiple. Cuando se involucra más de una exposición, por ejemplo, LELE o exposiciones de corte para SAQP, la alineación entre las exposiciones debe ser suficientemente precisa. Las capacidades de superposición actuales son ≈0,6  nm para exposiciones de igual densidad (por ejemplo, LELE) y ≈2,0  nm para líneas densas frente a cortes/vías (por ejemplo, SADP o SAQP) en herramientas dedicadas o emparejadas. [ 134 ] Además, cada exposición debe seguir cumpliendo los objetivos de ancho especificados. Cuando se involucran espaciadores, el ancho del espaciador depende de la deposición inicial, así como de la duración del grabado posterior. Cuando se involucra más de un espaciador, cada espaciador puede introducir su propia variación de ancho. El error de superposición de la ubicación del corte también puede distorsionar los extremos de la línea (lo que lleva a la formación de arcos) o infringir una línea adyacente. [ 16 ] [ 17 ] [ 18 ]

Métodos de patrones mixtos

El patrón múltiple está evolucionando hacia una combinación de exposiciones múltiples, patrones de espaciadores y/o EUV. Especialmente dado que la escala de punta a punta es difícil en una sola exposición en las herramientas EUV actuales, [ 12 ] puede ser necesario un enfoque de corte de línea. IMEC informó que el patrón doble se está convirtiendo en un requisito para EUV. [ 135 ]

Selección de corte en cuadrícula. Selección de áreas de corte de línea naranja por intersección de líneas de corte (azules) con diagonales que limitan la longitud, y una máscara de selección final.

Para el patrón de líneas, SADP/SAQP podría tener ventaja sobre la exposición EUV, debido al costo y madurez del primer enfoque y los problemas estocásticos de características faltantes o puenteadas del segundo. [ 143 ] Para el patrón de ubicación de cuadrícula, una sola exposición DUV después de la formación de la cuadrícula también tiene las ventajas de costo y madurez (por ejemplo, la litografía de inmersión puede incluso no ser necesaria para el patrón del espaciador en algunos casos) y no las preocupaciones estocásticas asociadas con EUV. La selección de ubicación de cuadrícula tiene ventaja sobre el corte de punto directo porque este último es sensible a la superposición y errores de colocación de borde estocásticos, que pueden distorsionar los extremos de la línea. [ 16 ] [ 17 ] También se esperan vías ubicadas en ubicaciones de cuadrícula escalonadas para conveniencia de enrutamiento y patrón. [ 144 ] [ 145 ]

SALELE (Litografía-grabado-litografía-grabado autoalineado). Vista en planta de los pasos del proceso SALELE, tomados en conjunto.

La litografía-grabado-litografía-grabado autoalineada (SALELE) es una técnica híbrida SADP/LELE cuya implementación comenzó en 7  nm [ 146 ] y se continuó utilizando en 5  nm. [ 147 ]

Mejoras en la productividad mediante patrones múltiples

Desde 2017, varias publicaciones han indicado formas de mejorar la productividad del multipatrón. El bloqueo autoalineado permite que los patrones de bloqueo o corte crucen líneas adyacentes. [ 148 ] La redistribución de cortes permite ajustar las distancias entre cortes para minimizar el número de máscaras de corte. [ 149 ] [ 150 ] Estas técnicas también pueden combinarse con vías autoalineadas, descritas anteriormente. [ 151 ]

El uso de una cuadrícula de vías definida por líneas diagonales que se cruzan puede simplificar el patrón de las capas de metal y de vías. [ 152 ] [ 153 ]

La relajación de la distancia de punta a punta puede reducir significativamente el número de máscaras necesarias para el multipatrón. [ 154 ]

Adopción industrial

La evolución del patrón múltiple se está considerando en paralelo con el surgimiento de la litografía EUV. Si bien la litografía EUV satisface  una resolución de 10-20 nm mediante consideraciones ópticas básicas, la aparición de defectos estocásticos [ 155 ] , así como otras deficiencias de infraestructura y consideraciones de rendimiento, impiden su adopción en la actualidad. En consecuencia, los diseños de 7 nm se han llevado a cabo en gran medida sin EUV [ 156 ] . En otras palabras, el patrón múltiple no es prohibitivo, sino más bien una molestia y un gasto creciente.

Transistores FinFET de 7 nm y 5 nm

El patrón cuádruple autoalineado (SAQP) es el proceso establecido para la creación de patrones en las aletas de los FinFET de 7 nm y 5 nm . [ 157 ] Con SAQP, cada paso de creación de patrones proporciona un valor de uniformidad de dimensión crítica (CDU) en el rango subnanométrico (3 sigma). Entre los fabricantes de lógica y fundición, solo Intel aplica SAQP a las capas metálicas, a fecha de 2017. [ 158 ]

El multipatrón agresivo con DUV únicamente se puede aplicar a 5  nm. [ 159 ] [ 160 ]

En 2023, SiCarrier patentó un método para lograr  reglas de diseño de 5 nm sin EUV, logrando efectivamente el mismo resultado que con SAQP. [ 161 ]

nodo de 3 nm

El multipatrón agresivo con DUV se puede aplicar incluso a 3  nm. [ 162 ] Debido al mayor costo del multipatrón EUV, el multipatrón DUV ya no tiene una desventaja de costo. La reducción agresiva de máscaras puede eliminar esencialmente la diferencia en el número de máscaras entre DUV y EUV para el patrón BEOL. [ 163 ] [ 160 ] [ 161 ]

nodo de 2 nm

Para 2  nm y más allá, cuando el paso de puerta contactada alcanza los 40  nm y el paso de pista alcanza los 20  nm, se espera que incluso EUV requiera un multipatrón sustancial, con diferencias mínimas en el número de máscaras con respecto a DUV. [ 164 ]

DRACMA

Al igual que la memoria flash NAND, la DRAM también ha hecho un uso regular de patrones múltiples. Aunque las áreas activas forman una matriz bidimensional, una máscara de corte es suficiente para 20  nm. [ 165 ] Además, la máscara de corte puede usarse simultáneamente para modelar la periferia, y por lo tanto no contaría como una máscara adicional. [ 166 ] Cuando el paso largo del área activa es ~3,5 veces el paso corto, las interrupciones en el área activa forman una matriz hexagonal, que es adecuada para el patrón de espaciador de red triangular mencionado anteriormente. Samsung ya ha comenzado a fabricar la  DRAM de 18 nm. [ 167 ] El patrón doble cosido se utiliza para el enrutamiento de metal de la periferia de la DRAM, [ 50 ] pero para un paso inferior a 40  nm, puede ser necesario un enfoque de doble espaciador. [ 168 ]

El patrón cuádruple autoalineado cruzado se utiliza para el diseño de las matrices de condensadores en la DRAM de última generación, a partir de 2025. [ 169 ] [ 170 ]

memoria flash NAND

La memoria flash NAND planar tenía varias capas que utilizaban SADP con  un paso inferior a 80 nm y SAQP con  un paso inferior a 40 nm.

La memoria flash 3D NAND utiliza SADP para algunas capas. Si bien no escala tan agresivamente lateralmente, el uso de apilamiento de cadenas en 3D NAND implicaría el uso de patrones múltiples (estilo litografía-grabado) para modelar los canales verticales.

Normalmente, para NAND, SADP genera un conjunto de líneas a partir de una máscara central, seguido del uso de una máscara de recorte para eliminar los extremos del bucle y la conexión de las almohadillas con una tercera máscara. [ 171 ]

Multipatrón EUV

Multipatrón DUV frente a EUV. Por debajo de un paso de 40 nm, se espera que EUV requiera multipatrón debido a la necesidad de mantener una distancia suficientemente pequeña entre los extremos de las líneas, sin destruir porciones de las líneas intermedias. El número de máscaras necesarias puede ser similar al de DUV, como en el caso de este patrón objetivo.
Multipatrón con paso de 28 nm. Con un paso de ~30 nm, tanto los métodos DUV como EUV requieren multipatrón.

No se descarta el patrón múltiple EUV, especialmente para  el nodo de 5 nm. Esto se debe a varias razones. Primero, está la especificación de ajuste de punta a punta (T2T), que representa la distancia mínima entre los extremos de las líneas metálicas. [ 172 ] Además, la distancia entre cortes no debe ser demasiado pequeña como para exponer porciones de líneas intermedias.

Cuando el paso mínimo se reduce a 32  nm o menos, los defectos estocásticos son lo suficientemente frecuentes [ 173 ] como para reconsiderar el doble patrón en anchos de diseño mayores.

En pasos de ~30  nm o menos, la iluminación también se limita a llenados de pupila extremadamente bajos por debajo del 20%, [ 174 ] [ 175 ] lo que provoca que una porción significativa de la potencia de la fuente EUV no se utilice. Esto reduce considerablemente el rendimiento.

Por lo tanto, la creación de múltiples patrones para EUV con reglas de diseño más amplias es actualmente una consideración práctica tanto por razones de rendimiento como de productividad.

En 2025, se reveló que  los patrones de vías aleatorias de 36 nm requerían un doble patrón EUV para evitar dosis excesivas, [ 176 ] [ 177 ] aunque el doble patrón DUV habría sido suficiente. [ 178 ]

Referencias

  1. ↑ Intel 45nm HKMG
  2. ↑ Poliuretano cortado de 28 nm de TSMC
  3. ↑ Chao, Weilun; Kim, Jihoon; Anderson, Erik H.; Fischer, Peter; Rekawa, Senajith; Attwood, David T. (2009-01-09). Procesos HSQ de doble patrón de placas de zona para un rendimiento limitado por difracción de 10 nm . 53.º Simposio Internacional sobre Haces de Electrones, Iones y Fotones y Nanolitografía, Marco Island, FL, 26-29 de mayo de 2009.
  4. ↑ Duan, Huigao; Winston, Donald; Yang, Joel KW; Cord, Bryan M.; Manfrinato, Vitor R.; Berggren, Karl K. (noviembre de 2010). "Litografía de haz de electrones de medio paso sub-10 nm utilizando poli(metacrilato de metilo) como fotorresina negativa" (PDF) . Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena . 28 (6): C6C58–C6C62. Bibcode : 2010JVSTB..28C..58D . doi : 10.1116/1.3501353 . hdl : 1721.1/73447 . Archivado del original (PDF) el 19 de enero de 2012.
  5. ↑ DC Flanders; NN Efremow (1983). "Generación de rejillas de período <50 nm utilizando técnicas definidas por bordes". Journal of Vacuum Science & Technology B . 1 (4): 1105– 1108. Bibcode : 1983JVSTB...1.1105F . doi : 10.1116/1.582643 .
  6. ↑ Chris Bencher; Yongmei Chen; Huixiong Dai; Warren Montgomery; Lior Huli (2008). "Patronamiento de medio paso de 22 nm mediante doble patrón de autoalineación de espaciador CVD (SADP)". Microlitografía óptica XXI . 6924. Microlitografía óptica XXI; 69244E: 69244E. Bibcode : 2008SPIE.6924E..4EB . doi : 10.1117/12.772953 . S2CID 121968664 . 
  7. ↑ A. Vanleenhove; D. Van Steenwinckel (2007). Flagello, Donis G (ed.). "Un enfoque exclusivamente litográfico para el doble patrón". Society of Photo-Optical Instrumentation Engineers (Spie) Conference Series . Optical Microlithography XX. 6520. Optical Microlithography XX; 65202F: 65202F. Bibcode : 2007SPIE.6520E..2FV . doi : 10.1117/12.713914 . S2CID 119829809 . 
  8. ↑ "Ganadores del premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado del original el 9 de septiembre de 2018. Consultado el 4 de julio de 2019 .
  9. ↑ "Micron nombrada entre las 100 empresas más innovadoras del mundo por sexto año consecutivo" . Micron Technology . 15 de febrero de 2018. Consultado el 5 de julio de 2019 .
  10. ↑ De Simone, Danilo; Vandenberghe, Geert (2019). "Estudio de imprimibilidad del doble patrón EUV para capas metálicas CMOS". En Goldberg, Kenneth A. (ed.). Litografía ultravioleta extrema (EUV) X. pág. 21. doi : 10.1117/12.2515603 . ISBN  978-1-5106-2561-7.
  11. ↑ Milan Vala; Jiri Homola (2014). "Método flexible basado en litografía de interferencia de cuatro haces para la fabricación de grandes áreas de matrices plasmónicas perfectamente periódicas" . Optics Express . 22 (15): 18778– 18789. Bibcode : 2014OExpr..2218778V . doi : 10.1364/OE.22.018778 . PMID 25089495 . 
  12. 1 2 3 van Setten, Eelco; Wittebrood, Friso; et al. (4 de septiembre de 2015). "Opciones de patrones para la lógica N7: perspectivas y desafíos para EUV". En Behringer, Uwe FW; Finders, Jo (eds.). 31.ª Conferencia Europea de Máscaras y Litografía . Vol. 9661. pp. 96610G. Bibcode : 2015SPIE.9661E..0GV . doi : 10.1117/12.2196426 . S2CID 106609033 .    
  13. 1 2 Kim, Ryoung-Han; Wood, Obert; Crouse, Michael; Chen, Yulu; Plachecki, Vince; Hsu, Stephen; Gronlund, Keith (2016). "Aplicación de técnicas de mejora de la resolución EUV (RET) para optimizar y extender el patrón bidireccional de exposición única para diseños lógicos de 7 nm y más allá". En Panning, Eric M.; Goldberg, Kenneth A. (eds.). Litografía ultravioleta extrema (EUV) VII . Vol. 9776. pp. 97761R. doi : 10.1117/12.2219177 .  
  14. ↑ RL Jones y JD Byers, Proc. SPIE 5040, 1035 (2003).
  15. ↑ S. Kobayashi et al., Proc. SPIE 6521, 65210B (2007).
  16. 1 2 3 4 R. Kotb y col., Proc. SPIE 10583, 1058321 (2018).
  17. 1 2 3 Y. Borodovsky (2012). Litografía EUV en la inserción y más allá (PDF) . Taller internacional sobre litografía EUV.
  18. 1 2 L. T.-N. Wang et al., Proc. SPIE 9781, 97810B (2016).
  19. ^ CA Mack, Proc. SPIE 4226, 83 (2000).
  20. ↑ McLellan, Paul (2017). "TSMC @ N7 con Cadence" . Blogs de la comunidad de Cadence .
  21. ↑ CT Bodendorf, Proc. SPIE 5992, 599224 (2005).
  22. ↑ M. Burkhardt et al., Proc. SPIE 6520, 65200K (2007).
  23. ^ E. Hendrickx y otros, Proc. SPIE 6924, 69240L (2008).
  24. ^ WN Partlo y otros, Prof. SPIE 1927, 137 (1993).
  25. 1 2 T. Winkler et al., Proc. SPIE 5754, 1169 (2005).
  26. ↑ Y. Chen et al., J. Vac. Sci. & Tech. B 35, 06G601 (2017).
  27. ^ K. Tsujita y otros, Proc. SPIE 6520, 652036 (2007).
  28. 1 2 K. Tian y col., Proc. SPIE 7274, 72740C (2009).
  29. ↑ Incompatibilidades en el paso de los patrones metálicos de la periferia de la DRAM
  30. ↑ Una combinación de pasos prohibida en nodos de litografía avanzada
  31. ↑ FM Schellenberg et al., DAC 2001, Adopción de OPC y su impacto en el diseño y la maquetación.
  32. ^ V. Wiaux y otros, Proc. SPIE 5040, 270 (2003).
  33. ^ B. Bilski y otros, Proc. SPIE 10466, 1046605 (2017).
  34. ↑ DRAM de 80 nm de Samsung
  35. ↑ Cuando la litografía requiere patrones múltiples: cómo evitar distorsiones analógicas en la capa de fotorresina
  36. 1 2 Grabado selectivo de características en SAQP para la creación de patrones de menos de 20 nm
  37. 1 2 N. Singh y M. Mukherjee-Roy, Proc. SPIE vol. 4691, 1054 (2002).
  38. ↑ J. Garofalo et al., J. Vac. Sci. & Tech. B 11, 2651 (1993).
  39. ^ T. Matsuda y otros, Proc. SPIE 7973, 797316 (2011).
  40. ↑ Número especial sobre tecnología de 45 nm de Intel Technology Journal
  41. ↑ Cómo los cortes de línea se convirtieron en pasos necesariamente separados en la litografía
  42. ^ M. Eurlings y otros, Proc. SPIE 4404, 266 (2001).
  43. ↑ Desaparición de la mitad de los coeficientes de Fourier en arreglos escalonados
  44. ↑ Iluminación optimizada para patrones de corte de metal densos
  45. ↑ Variabilidad estocástica de EUV en cortes de línea
  46. ↑ Multipatterning DUV o EUV para diseños metálicos bidireccionales de nodos avanzados
  47. ↑ S-Min Kim et al., Proc. SPIE 6520, 65200H (2007).
  48. ^ Y. Kohira y otros, Proc. SPIE 9053, 90530T (2014).
  49. ↑ Litografía específica para aplicaciones: modelado de metales para amplificadores de detección y controladores de sublíneas de palabra en DRAM
  50. 1 2 Patrón múltiple cosido para metal de paso mínimo en periferia DRAM
  51. ↑ "Nanoelectrónica basada en escalado - Resistencias" . Archivado del original el 23 de marzo de 2010.
  52. ↑ LaPedus, Mark (13 de marzo de 2008). "JSR muestra 'material congelado' para la producción de 22 nm" . Archivado del original el 15 de julio de 2014.
  53. ↑ X. Hua et al., J. Vac. Sci. Tech. B, vol. 24, pp. 1850-1858 (2006).
  54. ↑ YK Choi et al., J. Phys. Chem. B, vol. 107, pp. 3340-3343 (2003).
  55. ↑ Chao, Robin; Kohli, Kriti K.; Zhang, Yunlin; Madan, Anita; Muthinti, Gangadhara Raja; Hong, Augustin J.; Conklin, David; Holt, Judson; Bailey, Todd C. (2014-01-01). "Métodos de metrología multitécnica para evaluar el paso de oscilación en FinFETs de 14 nm y más allá". Journal of Micro/Nanolithography, MEMS, and MOEMS . 13 (4) 041411. Bibcode : 2014JMM & M..13d1411C . doi : 10.1117/1.JMM.13.4.041411 . ISSN 1932-5150 . S2CID 122374784 .  
  56. ^ I. Bouchoms y col. , Proc. SPIE 7274, 72741K (2009).
  57. ↑ Patente estadounidense 6165880, asignada a TSMC.
  58. ^ Y. Loquet y col. , Microeléctrico. Ing. 107, 138 (2013).
  59. ↑ Patente estadounidense 8813012, asignada a Synopsys.
  60. 1 2 R. Brain et al. , IITC 2009.
  61. ↑ P. Packan et al. , IEDM 2009.
  62. ↑ Ref.: Patente estadounidense 8312394, asignada a Synopsys.
  63. ↑ K. Oyama et al., Proc. SPIE 9051, 90510V (2014).
  64. ↑ B. Mebarki et al. , Patente estadounidense 8,084,310, asignada a Applied Materials.
  65. 1 2 M. C. Smayling et al. , Proc. SPIE 8683, 868305 (2013).
  66. ↑ JM Park et al. , IEDM 2015, 676 (2015).
  67. ↑ Asignaciones de características para los espaciadores en SAQP
  68. ↑ Litografía específica para aplicaciones: enrutamiento bidimensional con paso de 28 nm
  69. ↑ Enrutamiento de metales bidimensional con patrones de clase SAQP
  70. ↑ Escalado de paso de pista de altura de celda variable más allá de la litografía
  71. ↑ Presentación de la sinopsis en Semicon West 2013. Archivado el 24/09/2015 en Wayback Machine.
  72. ^ Z. Xiao y otros. , Proc. SPIE 8880, 888017-3 (2013).
  73. ^ J. Bekaert y otros, Proc. SPIE 9658, 965804 (2015).
  74. ↑ SH Park et al. , Soft Matter, 6, 120-125 (2010).
  75. ↑ CG Hardy y C. Tang, J. Polymer Sci. Pt. B: Polymer Phys., vol. 51, pp. 2-15 (2013).
  76. ↑ LW. Chang et al. IEDM 2010 Technical Digest, 752-755 (2010).
  77. ↑ Informe NIST 2011 sobre LER en DSA de PS-b-PMMA
  78. ↑ AN Semenov, Macromolecules 26, 6617 (1993).
  79. ^ A. Gharbi y otros, Proc. SPIE 9777, 97770T (2016).
  80. ↑ Multiplicación de la densidad de paso medio inferior a 10 nm mediante autoensamblaje dirigido
  81. ↑ ¿ El avance de China en la creación de patrones múltiples? Patrón de agujeros cuádruples mediante autoensamblaje dirigido en una rejilla de vías escalonadas.
  82. ^ Z. Wu y otros, Proc. SPIE 13423, 134231O (2024).
  83. ↑ D. Civay et al. , J. Micro/Nanolith. MEMS MOEMS 14, 023501 (2015).
  84. ^ K. Seki y otros. , Proc. SPIE 9658, 96580G (2015).
  85. ↑ Patente estadounidense 7842601, asignada a Samsung.
  86. ^ Y. Chen y col. , Proc. SPIE 7973, 79731P (2011).
  87. ↑ M. Mirsaeedi et al. , IEEE Trans. VLSI Syst. 22, 1170 (2014).
  88. ↑ Patente estadounidense 7846849, asignada a Applied Materials.
  89. ↑ SW Kim et al., JVST B 34, 040608 (2016).
  90. 1 2 F. T. Chen et al. , Proc. SPIE 8326, 83262L (2012).
  91. ^ S. Sakhare y otros, Proc. SPIE 9427, 94270O (2015).
  92. ^ N. Mohanty y otros, Proc. SPIE 10147, 1014704 (2017).
  93. ↑ Requisito de duplicación del paso de grabado para diseños de metal de pista que faciliten el corte: Superando la dependencia de la longitud de onda de la litografía
  94. 1 2 TB. Chiou et al. , Proc. SPIE 9781, 978107 (2016).
  95. ^ T. H-Bao et al. , Proc. SPIE 9781, 978102 (2016).
  96. 1 2 Y. Chen et al., J. Vac. Sci. Tech. B35, 06G601 (2017).
  97. ^ M. Crouse y col. , Proc. SPIE 10148, 101480H (2017).
  98. ^ W. Gillijns y col. , Proc. SPIE 10143, 1014314 (2017).
  99. ↑ T. Last et al. , Proc. SPIE 10143, 1014311 (2017).
  100. ↑ S. Hsu et al. , Proc. SPIE 9422, 94221I (2015).
  101. ↑ Merritt, Rick (7 de octubre de 2015). "Pruebas de luces de 5 nm: ruta de litografía híbrida 193i, EUV visto como el mejor enfoque" . EETimes .
  102. 1 2 3 ASML EUV de alta apertura numérica
  103. ↑ Presentación de NVIDIA Pascal Tesla P100: 15.300 millones de transistores en un chip de 610 mm² y 16 nm.
  104. ↑ Microlitografía: Ciencia y tecnología , 2.ª ed., BW Smith y K. Suzuki (eds.), CRC Press, 2007, pág. 94.
  105. ↑ Manual de tecnología de fabricación de semiconductores , Y. Nishi y R. Doering (eds.), CRC Press, 2000, pág. 475.
  106. ↑ Litografía específica para aplicaciones: Separación de vías para 5 nm y más allá
  107. ↑ W. Gao et al., Proc.SPIE 11323, 113231L (2020).
  108. ↑ Hynix M1X NAND
  109. ↑ Patente estadounidense 9318369, asignada a Samsung.
  110. ↑ Intel habla sobre los 10 nm
  111. ↑ Intel presenta su tecnología de 10 nm
  112. ↑ Intel pasa a los 7 nm sin EUV
  113. ↑ "El accidentado camino hacia los FinFET de 10 nm" . 21 de mayo de 2015.
  114. ↑ El patrón triple se está volviendo común a 10 nm.
  115. ↑ Samsung anuncia un proceso FinFET de 10 nm para SoC
  116. ↑ "Semimd - Revista de Salud y Bienestar 2020" . 10 de noviembre de 2023.
  117. ^ SY Wu et al., IEDM 2016, artículo 2.7.
  118. 1 2 IEDM 2016 Etapa de configuración para 7/5 nm
  119. ^ FT Chen y col. , Proc. SPIE 8683, 868311 (2013).
  120. ↑ Raley, Angélique; Thibaut, Sophie; Mohanty, Nihar; Subhadeep, Kal; Nakamura, Satoru; Ko, Akiteru; O'Meara, David; Tapily, Kandabara; Consiglio, Steve; Biolsi, Peter (2016). "Integración de patrones cuádruples autoalineados mediante la división del paso del espaciador sobre el espaciador a nivel de la resina para aplicaciones de paso sub-32 nm". En Lin, Qinghuang; Engelmann, Sebastian U. (eds.). Tecnología avanzada de grabado para nanopatrones V. Vol. 9782. pp. 97820F. doi : 10.1117/12.2219321 .  
  121. ^ FT Chen y col. , Proc. SPIE vol. 8326, 82362L (2012).
  122. 1 2 3 "Proceso de litografía de 14 nm - WikiChip" .
  123. 1 2A. Yeoh y otros, IITC 2018.
  124. ↑ Solicitud de patente estadounidense 20150179513
  125. ↑ Swati Chavan; Jayesh Prajapati; Akash Verma. "Un enfoque heurístico para corregir violaciones de la verificación de reglas de diseño (DRC) en diseños ASIC con tecnología FinFET de 7 nm" . Diseño y reutilización .
  126. ↑ TSMC en 2017
  127. 1 2 J. Kim y col., Proc. SPIE 10962, 1096204 (2019).
  128. ↑ Compatibilidad de Calibre con 8LPP y 7LPP
  129. 1 2H. Rhee et al., Simposio de Tecnología VLSI de 2018, 217.
  130. ↑ Mentor amplía la compatibilidad con FinFET Plus de 7 nm
  131. ↑ Conferencia telefónica sobre los resultados del segundo trimestre de TSMC de 2019
  132. ^ RR Haque et al. , Proc. SPIE 9776, 97760F (2016).
  133. ↑ Samsung recibe 24 herramientas de inmersión de ASML en 2010
  134. ↑ Ampliación de la litografía de inmersión a nodos de 1xnm
  135. ↑ Errores de EUV bajo ataque
  136. 1 2 M. C. Smayling et al., Proc. SPIE 8683, 868305 (2013).
  137. 1 2 Reducción de patrones múltiples con cortes y vías en cuadrícula
  138. 1 2 Simplificación del multipatrón con cortes y vías en cuadrícula
  139. 1 2 Explorando escenarios de multipatrones asistidos por cuadrícula para nodos 10A-14A
  140. 1 2 Patente estadounidense 9240329
  141. 1 2 Solicitud de patente estadounidense 20170221902
  142. ↑ Patente estadounidense 8697538
  143. ^ P. Bisschop y E. Hendrickx, Proc. SPIE 10583, 105831K (2018).
  144. ↑ P. Woltgens et al., Proc. SPIE 12051, 120510I (2022).
  145. ↑ Las vías escalonadas ofrecen un mejor enrutamiento que las vías en línea.
  146. ↑ Q. Lin, Proc. SPIE 11327, 113270X (2020).
  147. ↑ Patrón doble SALELE para nodos de 7 nm y 5 nm
  148. ^ F. Lazzarino y col., Proc. SPIE 10149, 1014908 (2017)
  149. ^ Z. Xiao y otros, Proc. SPIE 8880, 888017 (2013).
  150. ↑ Redistribución y expansión de bloques autoalineados para mejorar la productividad de patrones múltiples
  151. ↑ JH. Franke y col., Proc. SPIE 10145, 1014529 (2017).
  152. ↑ Simplificación del enrutamiento y la creación de patrones de 2 nm con una rejilla de vías diagonales
  153. ↑ Simplificación del enrutamiento y la creación de patrones con una cuadrícula de vías diagonales
  154. ↑ Una implementación sutil de reglas de diseño puede reducir significativamente el multipatrón.
  155. ^ P. De Bisschop y E. Hendrickx, Proc. SPIE 10583, 105831K (2018).
  156. ↑ TSMC finaliza sus diseños en 2018
  157. ↑ SAQP para FinFETs
  158. ↑ Liderazgo de Intel en 14 nm
  159. ↑ Q. Wu et al., CSTIC 2023.
  160. 1 2 4 Funciones de las máscaras DUV para el modelado BEOL de 5 nm/3 nm
  161. 1 2 Técnica de modelado de clase SAQP de SiCarrier: una posible solución nacional para la tecnología de 5 nm y más allá en China.
  162. ↑ Extensión del multipatrón DUV hacia 3 nm
  163. ↑ Reducción de la máscara BEOL mediante vías y cortes definidos por espaciadores
  164. ↑ Mediante multipatrones independientemente de la longitud de onda, ya que la litografía EUV de alta apertura numérica se vuelve demasiado estocástica.
  165. ↑ YS. Kang et al., J. Micro/Nanolith. MEMS MOEMS vol. 15(2), 021403 (2016).
  166. ↑ Patente estadounidense 7253118.
  167. ↑ DRAM Samsung de 18 nm
  168. ↑ Patrón de espaciadores autoalineados para metal de paso mínimo en DRAM
  169. ↑ Multipatrón autoalineado cruzado para rejillas de paso inferior a 40 nm: un proceso registrado para DRAM
  170. ↑ Md. S. Rahman et al., Proc. SPIE 13427, 134270G (2025).
  171. ^ H. Dai y otros, Proc. SPIE 7275, 72751E (2009).
  172. ^ J. Van Schoot y otros, Proc. SPIE 11147, 1114710 (2019).
  173. ^ S. Kang y otros, Proc. SPIE 11611, 1161129 (2021).
  174. ^ D. Rio y otros, Proc. SPIE 11609, 116090T (2021).
  175. ↑ JH. Franke y col., Proc. SPIE 11517, 1151716 (2020).
  176. ↑ C. Zahlten, Proc. SPIE 13424, 134240Z (2025).
  177. ↑ Exposición estocástica a EUV de 36 nm Via
  178. ↑ Venta agresiva en el sector de alta NA: se revelan las prácticas de multipatrón EUV, pero no se menciona la profundidad del enfoque.
Lecturas relacionadas
6 articulos
Circuito integradoCircuito integradoUn circuito integrado ( CI ), también conocido como microchip , chip de computadora o simplemente chip , es un pequeño dispositivo electrónico comp...FotolitografíaFotolitografíaLa fotolitografía (también conocida como litografía óptica ) es un proceso que se utiliza en la fabricación de circuitos integrados . Implica el us...IntelIntelIntel Corporation es una corporación multinacional y empresa tecnológica estadounidense con sede en Santa Clara, California , e incorporada en Dela...Compañía de gestión de telecomunicacionesCompañía de gestión de telecomunicacionesTaiwan Semiconductor Manufacturing Company Limited ( TSMC o Taiwan Semiconductor ) [4] [5] es una empresa multinacional taiwanesa de diseño y fabri...Litografía por haz de electronesLitografía por haz de electronesLa litografía por haz de electrones (a menudo abreviada como litografía por haz de electrones o EBL ) es la práctica de escanear un haz de electron...Gurtej SandhuGurtej Singh Sandhu (nacido el 24 de octubre de 1960 [ 1 ] ) es un inventor y tecnólogo de semiconductores estadounidense ampliamente reconocido po...