Modulación delta-sigma

Los convertidores de sobremuestreo, en cambio, producen un resultado con menor profundidad de bits a una frecuencia de muestreo mucho mayor. Esto puede lograr una calidad comparable aprovechando:

• Mayor precisión en el tiempo (gracias a los circuitos digitales de alta velocidad y a los relojes de alta precisión ).
• Mayor linealidad gracias a los convertidores analógico-digitales (ADC) y digital-analógicos (DAC) de baja resolución (por ejemplo, un DAC de 1 bit que solo emite dos valores de voltaje alto y bajo precisos es, en principio, perfectamente lineal).
• Modelado de ruido : desplazar el ruido a frecuencias más altas, por encima de la señal de interés, para que pueda eliminarse fácilmente con un filtro de paso bajo .
• Requisito de pendiente reducida para los filtros analógicos de paso bajo anti-aliasing . Los filtros de orden superior con una banda de paso plana cuestan más de fabricar en el dominio analógico que en el dominio digital.

La modulación delta es un método de sobremuestreo de baja frecuencia anterior que también utiliza retroalimentación negativa , pero solo codifica la derivada de la señal (su delta ) en lugar de su amplitud . El resultado es una secuencia de marcas y espacios que representan el movimiento ascendente o descendente de la señal, la cual debe integrarse para reconstruir la amplitud de la señal. La modulación delta tiene varios inconvenientes. La diferenciación altera el espectro de la señal al amplificar el ruido de alta frecuencia, atenuar las bajas frecuencias ^{[ 2 ]} y eliminar el componente de CC . Esto hace que su rango dinámico y su relación señal-ruido (SNR) sean inversamente proporcionales a la frecuencia de la señal. La modulación delta sufre de sobrecarga de pendiente si las señales se mueven demasiado rápido. Además, es susceptible a perturbaciones de transmisión que resultan en un error acumulativo ^{[ 3 ]} .

La modulación delta-sigma reorganiza el integrador y el cuantificador de un modulador delta de manera que la salida contenga información correspondiente a la amplitud de la señal de entrada en lugar de solo su derivada. ^{[ 4 ]} Esto también tiene la ventaja de incorporar una conformación de ruido deseable en el proceso de conversión, para desplazar deliberadamente el ruido de cuantificación a frecuencias más altas que la señal. Dado que la señal de error acumulada es filtrada paso bajo por el integrador del modulador delta-sigma antes de ser cuantificada, la retroalimentación negativa subsiguiente de su resultado cuantificado resta efectivamente los componentes de baja frecuencia del ruido de cuantificación, dejando los componentes de alta frecuencia del ruido.

En el caso específico de un convertidor analógico-digital (ADC) síncrono ΔΣ de un bit, una señal de voltaje analógica se convierte en una frecuencia de pulsos, o densidad de pulsos, lo que se conoce como modulación por densidad de pulsos (PDM). Una secuencia de pulsos positivos y negativos, que representan bits a una velocidad fija conocida, es muy fácil de generar, transmitir y regenerar con precisión en el receptor, siempre que se puedan recuperar la temporización y el signo de los pulsos. A partir de dicha secuencia de pulsos de un modulador delta-sigma, la forma de onda original se puede reconstruir con la precisión adecuada.

El uso de PDM como representación de señal es una alternativa a PCM. Como alternativa, la señal PDM de alta frecuencia puede ser posteriormente submuestreada mediante decimación y recuantizada para convertirla en un código PCM multibit a una frecuencia de muestreo más baja, cercana a la frecuencia de Nyquist de la banda de frecuencia de interés.

El ruido del cuantificador se puede moldear aún más reemplazando el cuantificador mismo con otro modulador ΔΣ. Esto crea un modulador de segundo orden, que se puede reorganizar en cascada (Figura  2). ^{[ 2 ]} Este proceso se puede repetir para aumentar aún más el orden.

Si bien los moduladores de primer orden son incondicionalmente estables, se debe realizar un análisis de estabilidad para los moduladores de realimentación de ruido de orden superior. Por otro lado, las configuraciones de prealimentación de ruido son siempre estables y su análisis es más sencillo. ^{[ 12 ] §6.1}

El modulador también se puede clasificar según la profundidad de bits de su cuantificador. Un cuantificador que distingue entre N niveles se denomina cuantificador log₂N _de bits . Por ejemplo, un comparador simple tiene 2 niveles y, por lo tanto, es un cuantificador de 1 bit; un cuantificador de 3 niveles se denomina cuantificador de 1,5 bits; un cuantificador de 4 niveles es un cuantificador de 2 bits; un cuantificador de 5 niveles se denomina cuantificador de 2,5 bits . ^{[ 13 ]} Los cuantificadores de mayor profundidad de bits producen inherentemente menos ruido de cuantificación.

Una crítica a la cuantización de 1 bit es que no se puede utilizar una cantidad adecuada de tramado en el bucle de retroalimentación, por lo que puede oírse distorsión en algunas condiciones (más información en Direct Stream Digital §  DSD vs. PCM ). ^{[ 14 ] [ 15 ]} Muchos de los problemas de la modulación de 1 bit pueden tratarse mediante la modulación sigma-delta con anticipación. ^{[ 16 ]}

La decimación está estrechamente relacionada con la modulación delta-sigma, pero es un concepto distinto y queda fuera del alcance de este artículo. El artículo original de 1962 no describía la decimación. En sus inicios, los datos sobremuestreados se enviaban tal cual. La propuesta de decimar los datos delta-sigma sobremuestreados mediante filtrado digital antes de convertirlos en audio PCM fue realizada por D.  J.  Goodman en Bell Labs en 1969, ^{[ 17 ]} para reducir la señal ΔΣ de su alta frecuencia de muestreo y, al mismo tiempo, aumentar su profundidad de bits. La decimación puede realizarse en un chip independiente en el extremo receptor del flujo de bits delta-sigma, a veces mediante un módulo dedicado dentro de un microcontrolador , ^{[ 18 ]} lo cual resulta útil para la interfaz con micrófonos MEMS PDM , ^{[ 19 ]} aunque muchos circuitos integrados ADC ΔΣ incluyen la decimación. Algunos microcontroladores incluso incorporan tanto el modulador como el decimador. ^{[ 20 ]}

Los filtros de decimación más utilizados para los convertidores analógico-digitales ΔΣ, en orden de complejidad y calidad crecientes, son:

1. Filtro de media móvil Boxcar ( media móvil simple o filtro sinc en frecuencia o sinc ¹ ): Este es el filtro digital más sencillo y conserva una respuesta escalón nítida, pero es mediocre para separar bandas de frecuencia ^{[ 21 ]} y sufre distorsión por intermodulación . El filtro se puede implementar simplemente contando cuántas muestras durante un intervalo de muestreo más grande son altas. El artículo de 1974 de otro investigador de Bell Labs, J.  C.  Candy, "A Use of Limit Cycle Oscillations to Obtain Robust Analog-to-Digital Converters" ^{[ 22 ]} fue uno de los primeros ejemplos de esto.
2. Filtros integrador-peine en cascada : Estos se denominan filtros sinc ^N , equivalentes a conectar en cascada el filtro sinc ^{1 anterior N veces y reorganizar el} orden de las operaciones para una mayor eficiencia computacional. Los filtros con N menor son más simples, se estabilizan más rápido y tienen menor atenuación en la banda base, mientras que los filtros con N mayor son ligeramente más complejos y se estabilizan más lentamente y tienen mayor caída en la banda de paso, pero atenúan mejor el ruido de alta frecuencia no deseado. Sin embargo, se pueden aplicar filtros de compensación para contrarrestar la atenuación no deseada de la banda de paso. ^{[ 23 ]} Los filtros sinc ^N son apropiados para diezmar la modulación sigma delta hasta cuatro veces la tasa de Nyquist. ^{[ 24 ]} La altura de la primera carga lateral es -13·N  dB y la altura de los lóbulos sucesivos disminuye gradualmente, pero solo las áreas alrededor de los nulos se solaparán con la banda de baja frecuencia de interés; Por ejemplo, al reducir la frecuencia de muestreo en un factor de 8, el componente de alta frecuencia con aliasing  más grande puede estar -16 dB por debajo del pico de la banda de interés con un filtro sinc ¹ , pero -40  dB por debajo para un filtro sinc ³ , y si solo se está interesado en un ancho de banda más estrecho, incluso menos componentes de alta frecuencia se solaparán con él (véanse las figuras 7-9 del artículo de Lyons). ^{[ 25 ]}
3. Filtros sinc en el tiempo con ventana (pared de ladrillos en frecuencia) : Aunque el soporte infinito de la función sinc impide su realización en tiempo finito , esta función puede utilizarse con ventana para realizar filtros de respuesta de impulso finita . Este diseño de filtro aproximado, si bien mantiene una atenuación casi nula de la banda de baja frecuencia de interés, elimina casi todo el ruido de alta frecuencia no deseado. La desventaja es un rendimiento deficiente en el dominio del tiempo (por ejemplo, sobreimpulso y rizado de la respuesta escalón ), un retardo mayor (es decir, su tiempo de convolución es inversamente proporcional a la pendiente de la transición de corte) y mayores requisitos computacionales. ^{[ 26 ]} Son el estándar de facto para convertidores de audio digital de alta fidelidad .

La mayoría de los moduladores ΔΣ comerciales utilizan integradores como filtro de bucle, ya que, como filtros de paso bajo, desplazan el ruido de cuantización hacia frecuencias más altas, lo cual resulta útil para señales de banda base. Sin embargo, el filtro de un modulador ΔΣ no tiene por qué ser necesariamente de paso bajo. Si se utiliza un filtro de paso de banda , el ruido de cuantización se desplaza hacia arriba y hacia abajo en frecuencia, alejándose de la banda de paso del filtro, de modo que un filtro de decimación de paso de banda posterior dará como resultado un convertidor analógico-digital ΔΣ con una característica de paso de banda. ^{[ 27 ]}

Ruido de cuantización en el rango de frecuencia de banda base (de CC a${\displaystyle 2f_{0}}$) puede reducirse aumentando la relación de sobremuestreo (OSR) definida por

${\displaystyle \mathrm {OSR} \,=\,{\frac {f_{s}}{2f_{0}}}=2^{d}}$

dónde${\displaystyle f_{\mathrm {s} }}$es la frecuencia de muestreo y${\displaystyle 2f_{0}}$es la frecuencia de Nyquist (la frecuencia de muestreo mínima necesaria para evitar el aliasing, que es el doble de la frecuencia máxima de la señal original).${\displaystyle f_{0}}$). Dado que el sobremuestreo se realiza normalmente en potencias de dos,${\displaystyle d}$representa cuántas veces se duplica OSR.

Como se ilustra en la Figura  4, la cantidad total de ruido de cuantización es la misma tanto en un convertidor Nyquist (áreas amarillas y verdes) como en un convertidor de sobremuestreo (áreas azules y verdes). Sin embargo, los convertidores de sobremuestreo distribuyen ese ruido en un rango de frecuencias mucho más amplio. La ventaja es que la cantidad total de ruido en la banda de frecuencia de interés es considerablemente menor en los convertidores de sobremuestreo (solo la pequeña área verde) que en un convertidor Nyquist (área total amarilla y verde).

La figura  4 muestra cómo la modulación ΔΣ moldea el ruido para reducir aún más la cantidad de ruido de cuantización en la banda base, a cambio de un aumento del ruido en frecuencias más altas (donde se puede filtrar fácilmente). Las curvas de los moduladores ΔΣ de orden superior logran una reducción aún mayor del ruido en la banda base.

Estas curvas se derivan utilizando herramientas matemáticas llamadas transformada de Laplace (para señales de tiempo continuo , por ejemplo, en el bucle de modulación de un convertidor analógico-digital) o transformada Z (para señales de tiempo discreto , por ejemplo, en el bucle de modulación de un convertidor digital-analógico). Estas transformadas son útiles para convertir operaciones matemáticas más complejas del dominio del tiempo en operaciones matemáticas más sencillas en el dominio de la frecuencia compleja de la variable compleja.${\displaystyle {\text{s}}=\sigma +j\omega }$(en el dominio de Laplace) o${\displaystyle {\text{z}}=Ae^{j\phi }}$(en el dominio z).

Análisis del bucle de modulación ΔΣ ADC en el dominio de Laplace

La figura  5 representa el bucle de modulación ADC ΔΣ de primer orden (de la figura 1) como un sistema lineal invariante en el  tiempo continuo en el dominio de Laplace con la ecuación:

$${\displaystyle [{\text{en}}({\text{s}})-\Delta \Sigma {\text{M}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{ruido}}({\text{s}})=\Delta \Sigma {\text{M}}({\text{s}})\,.}$$

La transformada de Laplace de la integración de una función del tiempo corresponde simplemente a la multiplicación por${\displaystyle {\tfrac {1}{\text{s}}}}$en notación de Laplace. Se supone que el integrador es un integrador ideal para simplificar las matemáticas, pero un integrador real (o un filtro similar) puede tener una expresión más compleja.

El proceso de cuantización se aproxima como una suma con una fuente de ruido de error de cuantización. A menudo se supone que el ruido es blanco e independiente de la señal, aunque, como explica el modelo de ruido aditivo de cuantización (procesamiento de señales)  , esta suposición no siempre es válida (especialmente para la cuantización de baja resolución).

Dado que el sistema y la transformada de Laplace son lineales, el comportamiento total de este sistema puede analizarse separando cómo afecta a la entrada de cómo afecta al ruido: ^{[ 12 ] §6}

$${\displaystyle \Delta \Sigma {\text{M}}_{\text{total}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{en}}({\text{s}})+\Delta \Sigma {\text{M}}_{\text{ruido}}({\text{s}})\,.}$$

Filtro de paso bajo en la entrada

Para comprender cómo el sistema afecta únicamente a la señal de entrada, se supone temporalmente que el ruido es 0:

$${\displaystyle [{\text{en}}({\text{s}})-\Delta \Sigma {\text{M}}_{\text{en}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+0=\Delta \Sigma {\text{M}}_{\text{en}}({\text{s}})\,,}$$

que se puede reorganizar para obtener la siguiente función de transferencia :

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{en}}({\text{s}})}{{\text{en}}({\text{s}})}}={\frac {\tfrac {1}{\text{s}}}{1+{\tfrac {1}{\text{s}}}}}={\frac {1}{{\text{s}}+1}}\,.}$$

Esta función de transferencia tiene un solo polo en${\displaystyle {\text{s}}={\text{-1}}}$en el plano complejo , por lo que actúa eficazmente como un filtro paso bajo de primer orden sobre la señal de entrada. (Nota: su frecuencia de corte se puede ajustar según se desee incluyendo una multiplicación por una constante en el bucle).

Filtro de paso alto sobre ruido

Para comprender cómo el sistema afecta únicamente al ruido, se imagina temporalmente que la entrada es 0:

$${\displaystyle [0-\Delta \Sigma {\text{M}}_{\text{ruido}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{ruido}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{ruido}}({\text{s}})\,,}$$

que puede reorganizarse para obtener la siguiente función de transferencia:

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{ruido}}({\text{s}})}{{\text{ruido}}({\text{s}})}}={\frac {1}{1+{\tfrac {1}{\text{s}}}}}={\frac {s}{{\text{s}}+1}}\,.}$$

Esta función de transferencia tiene un único cero en${\displaystyle {\text{s}}=0}$y un solo poste en${\displaystyle {\text{s}}={\text{-1}},}$De este modo, el sistema actúa eficazmente como un filtro de paso alto sobre el ruido que comienza en 0 en CC , luego aumenta gradualmente hasta alcanzar la frecuencia de corte y, finalmente, se estabiliza.

Análisis del bucle de modulación ΔΣ síncrono en el dominio z

El bucle de modulación del DAC ΔΣ síncrono (Figura  6), por su parte, es de tiempo discreto, por lo que su análisis se realiza en el dominio z. Es muy similar al análisis anterior en el dominio de Laplace y produce curvas similares. Nota: muchas fuentes ^{[ 12 ] §6.1 [ 28 ] [ 29 ]} también analizan el bucle de modulación de un ADC ΔΣ en el dominio z, lo que trata implícitamente la entrada analógica continua como una señal de tiempo discreto. Esta puede ser una aproximación válida siempre que la señal de entrada ya esté limitada en banda y se pueda suponer que no cambia en escalas de tiempo superiores a la frecuencia de muestreo. Es particularmente apropiada cuando el modulador se implementa como un circuito de condensadores conmutados , que funciona transfiriendo carga entre condensadores en pasos de tiempo sincronizados.

La integración en tiempo discreto puede ser un acumulador que suma repetidamente su entrada.${\displaystyle x[n]}$con el resultado anterior de su suma${\displaystyle y[n]=x[n]+y[n-1].}$Esto se representa en el dominio z mediante la realimentación de la salida de un nodo sumador.${\displaystyle y({\text{z}})}$a través de una etapa de retardo de 1 ciclo de reloj (anotada como${\displaystyle {\text{z}}^{\text{-1}}}$) en otra entrada del nodo sumador, lo que produce${\displaystyle y({\text{z}})=x({\text{z}})+y({\text{z}})\cdot {\text{z}}^{\text{-1}}}$Su función de transferencia${\displaystyle {\tfrac {1}{1-{\text{z}}^{\text{-1}}}}}$Se utiliza a menudo para etiquetar integradores en diagramas de bloques.

En un DAC ΔΣ, el cuantificador puede denominarse recuantizador o convertidor digital a digital (DDC), porque su entrada ya es digital y cuantificada, pero simplemente reduce de una mayor profundidad de bits a una menor profundidad de bits de la señal digital. Esto se representa en el dominio z mediante otro${\displaystyle {\text{z}}^{\text{-1}}}$etapa de retardo en serie con adición de ruido de cuantización. (Nota: algunas fuentes pueden haber intercambiado el orden de los${\displaystyle {\text{z}}^{\text{-1}}}$y etapas de ruido aditivo.)

La ecuación del modulador en el dominio z, dispuesta como en la Figura  6, es:$${\displaystyle [{\text{en}}({\text{z}})-\Delta \Sigma {\text{M}}({\text{z}})]\cdot {\frac {1}{1-{\text{z}}^{\text{-1}}}}\cdot {\text{z}}^{\text{-1}}+{\text{ruido}}({\text{z}})=\Delta \Sigma {\text{M}}({\text{z}})\,,}$$que se puede reorganizar para expresar la salida en términos de la entrada y el ruido:$${\displaystyle \Delta \Sigma {\text{M}}({\text{z}})={\text{in}}({\text{z}})\cdot {\text{z}}^{\text{-1}}+{\text{ruido}}({\text{z}})\cdot (1-{\text{z}}^{\text{-1}})\,.}$$La entrada simplemente sale del sistema con un retraso de un ciclo de reloj. La multiplicación del término de ruido por${\displaystyle (1-{\text{z}}^{\text{-1}})}$representa un filtro de primera diferencia hacia atrás (que tiene un solo polo en el origen y un solo cero en el origen)${\displaystyle {\text{z}}{=}1}$) y, por lo tanto, los filtros de paso alto eliminan el ruido.

Para facilitar la comprensión, se simula un esquema de circuito simple (Figura  8a) con elementos ideales (Figura 8b, voltajes). Funcionalmente, es el mismo bucle de modulación analógico-digital ΔΣ de la Figura 1 (nota: el integrador inversor de 2 entradas combina la unión sumadora y el integrador, y produce un resultado de retroalimentación negativa; y el flip-flop combina el cuantificador muestreado y, convenientemente, también funciona como un convertidor digital-analógico de 1 bit).  

La onda sinusoidal  de entrada de 20 kHz s(t) se convierte en un resultado digital PDM de 1 bit Q(t) . Se utilizan 20 kHz como ejemplo porque se considera el límite superior de la audición humana . 

Este circuito se puede montar en una placa de prototipos con componentes discretos económicos (tenga en cuenta que algunas variaciones utilizan polarización diferente y filtros paso bajo RC más simples para la integración en lugar de amplificadores operacionales ). ^{[ 31 ] [ 32 ]}

Para simplificar, el flip-flop D se alimenta con dos tensiones de alimentación: V _DD = +1  V y V _SS = -1  V, por lo que su salida binaria Q(t) es +1  V o -1  V.

Como explican los artículos sobre la transformada discreta de Fourier y la transformada discreta de Fourier en tiempo real , una señal muestreada periódicamente contiene inherentemente múltiples copias o imágenes de la señal con frecuencias más altas. A menudo es conveniente eliminar estas imágenes de alta frecuencia antes de realizar la etapa de modulación delta-sigma, para facilitar el trabajo del filtro analógico de paso bajo. Esto se puede lograr mediante el sobremuestreo con un filtro de interpolación y suele ser el primer paso antes de realizar la modulación delta-sigma en los convertidores digital-analógico (DAC). El sobremuestreo está estrechamente relacionado con los DAC delta-sigma, pero no forma parte estrictamente de la etapa de modulación delta-sigma (de forma similar a como la decimación está estrechamente relacionada con los convertidores analógico-digitales (ADC) delta-sigma, pero tampoco forma parte estrictamente de la modulación delta-sigma), y los detalles quedan fuera del alcance de este artículo.

El bucle de modulación de la Figura  6 en §  Conformación de ruido se puede representar fácilmente con elementos digitales básicos de un restador para la diferencia, un acumulador para el integrador y un registro de bits inferiores para la cuantificación, que lleva el/los bit(s) más significativo(s) del integrador para que sirvan de retroalimentación para el siguiente ciclo.

Esta sencilla modulación de primer orden se puede mejorar conectando en cascada dos o más acumuladores desbordados, cada uno de los cuales es equivalente a un modulador delta-sigma de primer orden. La estructura resultante de conformación de ruido multietapa (MASH) ^{[ 33 ]} tiene una propiedad de conformación de ruido más pronunciada, por lo que se usa comúnmente en audio digital. Las salidas de acarreo se combinan mediante sumas y retardos para producir una salida binaria, cuyo ancho depende del número de etapas (orden) del MASH. Además de su función de conformación de ruido, tiene dos propiedades más atractivas:

• Fácil de implementar en hardware; solo se requieren bloques digitales comunes como acumuladores , sumadores y flip-flops D.
• incondicionalmente estable (no existen bucles de retroalimentación fuera de los acumuladores)