Bucle de enganche de fase

La fase puede ser proporcional al tiempo , ^{[ a ]} por lo que una diferencia de fase puede corresponder a una diferencia de tiempo.

Si se dejan sin intervención, los distintos relojes marcarán el tiempo a ritmos ligeramente diferentes. Un reloj mecánico , por ejemplo, podría adelantarse o atrasarse unos segundos por hora con respecto a un reloj atómico de referencia (como el NIST-F2 ). Esta diferencia horaria se vuelve considerable con el tiempo. En cambio, el usuario puede sincronizar su reloj mecánico (con distintos grados de precisión) mediante el bloqueo de fase con un reloj de referencia. Un método de sincronización ineficiente consiste en que el usuario ajuste su reloj a la hora del reloj más preciso cada semana. Sin embargo, si se deja sin intervención, su reloj seguirá diferenciándose del reloj de referencia a la misma velocidad de unos pocos segundos por hora.

Un método de sincronización más eficiente (análogo al PLL simple de la Figura 1) utiliza el control de ajuste de temporización rápido-lento (análogo a cómo se puede ajustar la frecuencia del VCO) disponible en algunos relojes. De forma análoga al comparador de fase, el usuario podría detectar la desalineación de su reloj y ajustar la temporización en una pequeña proporción para que la frecuencia de su reloj sea ligeramente más lenta (si su reloj está adelantado) o más rápida (si está atrasado). Si no se produce una compensación excesiva, el reloj será más preciso que antes. Tras una serie de ajustes semanales, la noción de segundo de su reloj coincidirá lo suficientemente bien con la del reloj de referencia, de modo que se podría decir que están sincronizados tanto en frecuencia como en fase.

En 1921, se utilizó una versión electromecánica temprana de un bucle de enganche de fase en el reloj Shortt-Synchronome .

Existen varias variantes de PLL. Algunos términos que se utilizan son "bucle de enganche de fase analógico" (APLL), también conocido como "bucle de enganche de fase lineal" (LPLL), "bucle de enganche de fase digital" (DPLL), "bucle de enganche de fase totalmente digital" (ADPLL) y "bucle de enganche de fase por software" (SPLL). ^{[ 11 ]}

PLL analógico o lineal (APLL)

El detector de fase es un multiplicador analógico . El filtro de bucle puede ser activo o pasivo . Utiliza un oscilador controlado por voltaje (VCO). Se dice que un APLL es de tipo II si su filtro de bucle tiene una función de transferencia con exactamente un polo en el origen (véase también la conjetura de Egan sobre el rango de activación de los APLL de tipo II ).

PLL digital (DPLL)

Un bucle de enganche de fase analógico con un detector de fase digital (como una puerta lógica XOR , un flip-flop JK activado por flanco o un detector de fase y frecuencia). Puede incluir un divisor digital en el bucle.

PLL totalmente digital (ADPLL)

El detector de fase, el filtro y el oscilador son digitales. Utiliza un oscilador controlado numéricamente (NCO).

PLL neuronal (NPLL)

El detector de fase se implementa mediante la no linealidad neuronal, y el oscilador mediante neuronas oscilantes controladas por frecuencia. ^{[ 12 ]}

PLL por software (SPLL)

Los bloques funcionales se implementan mediante software en lugar de hardware especializado.

PLL de bomba de carga (CP-PLL)

CP-PLL es una modificación de los bucles de enganche de fase con un detector de fase-frecuencia y señales de forma de onda cuadrada. Véase también la conjetura de Gardner sobre CP-PLL .

• Tipo y pedido.
• Rangos de frecuencia : rango de retención (rango de seguimiento), rango de captura (rango de adquisición), rango de bloqueo. ^{[ 13 ]} Véase también el problema de Gardner sobre el rango de bloqueo , la conjetura de Egan sobre el rango de captura del APLL de tipo II , el problema de Viterbi sobre la coincidencia de rangos del PLL .
• Ancho de banda del bucle: Define la velocidad del bucle de control.
• Respuesta transitoria : como el sobreimpulso y el tiempo de estabilización hasta cierta precisión (como 50 ppm).
• Errores en estado estacionario: como la fase restante o el error de sincronización.
• Pureza del espectro de salida: Como las bandas laterales generadas por una determinada ondulación de voltaje de sintonización del VCO.
• Ruido de fase: Se define por la energía del ruido en una determinada banda de frecuencia (por ejemplo, a 10  kHz de la portadora). Depende en gran medida del ruido de fase del VCO, del ancho de banda del PLL, etc.
• Parámetros generales: como el consumo de energía, el rango de voltaje de alimentación, la amplitud de salida, etc.

Algunos flujos de datos, especialmente los de alta velocidad en serie (como el flujo de datos sin procesar del cabezal magnético de una unidad de disco), se envían sin un reloj asociado. El receptor genera un reloj a partir de una referencia de frecuencia aproximada y, a continuación, utiliza un bucle de enganche de fase (PLL) para alinearlo con los flancos de la señal del flujo de datos . Este proceso se denomina recuperación de reloj . Para que este esquema funcione, el flujo de datos debe tener flancos con la frecuencia suficiente para corregir cualquier deriva en el oscilador del PLL. Por lo tanto, normalmente se utiliza un código de línea con un límite superior estricto en el tiempo máximo entre flancos (por ejemplo, codificación 8b/10b ) para codificar los datos.

Si se envía una señal de reloj en paralelo con los datos, esta puede utilizarse para muestrear dichos datos. Dado que la señal de reloj debe recibirse y amplificarse antes de que pueda controlar los flip-flops que muestrean los datos, existirá un retardo finito, dependiente del proceso, la temperatura y la tensión, entre el flanco de reloj detectado y la ventana de datos recibida. Este retardo limita la frecuencia de envío de datos. Una forma de eliminarlo es incluir un PLL de compensación de fase en el lado de recepción, de modo que la señal de reloj en cada flip-flop de datos esté sincronizada con la señal de reloj recibida. En este tipo de aplicación, se suele utilizar una variante especial de PLL denominada bucle de enganche de retardo (DLL). ^{[ 15 ]}

Muchos sistemas electrónicos incluyen procesadores de diversos tipos que operan a frecuencias de cientos de megahercios a gigahercios, muy superiores a las frecuencias prácticas de los osciladores de cristal . Normalmente, la señal de reloj que alimenta estos procesadores proviene de bucles de enganche de fase (PLL) generadores de reloj , que multiplican una señal de referencia de menor frecuencia (generalmente de 50 o 100  MHz) hasta alcanzar la frecuencia de funcionamiento del procesador. El factor de multiplicación puede ser bastante elevado en los casos en que la frecuencia de funcionamiento es de varios gigahercios y la frecuencia de referencia del cristal es de tan solo decenas o cientos de megahercios.

Todos los sistemas electrónicos emiten energía de radiofrecuencia no deseada. Diversos organismos reguladores (como la FCC en Estados Unidos) establecen límites a la energía emitida y a las interferencias que esta pueda causar. El ruido emitido suele aparecer en picos espectrales pronunciados (normalmente en la frecuencia de funcionamiento del dispositivo y algunos armónicos). Un diseñador de sistemas puede utilizar un bucle de enganche de fase (PLL) de espectro ensanchado para reducir las interferencias con receptores de alto factor Q, distribuyendo la energía en una porción mayor del espectro. Por ejemplo, al variar ligeramente la frecuencia de funcionamiento (aproximadamente un 1%), un dispositivo que opera a cientos de megahercios puede distribuir su interferencia de manera uniforme en unos pocos megahercios del espectro, lo que reduce drásticamente el ruido que se observa en los canales de radio FM , cuyo ancho de banda es de varias decenas de kilohercios.

Normalmente, la señal de reloj de referencia entra en el chip y controla un bucle de enganche de fase (PLL), que a su vez controla la distribución de la señal de reloj del sistema. Esta distribución suele estar equilibrada para que la señal llegue simultáneamente a todos los puntos finales. Uno de estos puntos finales es la entrada de retroalimentación del PLL. La función del PLL es comparar la señal de reloj distribuida con la señal de reloj de referencia entrante y variar la fase y la frecuencia de su salida hasta que las señales de reloj de referencia y de retroalimentación coincidan en fase y frecuencia.

Los PLL son omnipresentes: sincronizan relojes en sistemas de varios metros de ancho, así como relojes en pequeñas porciones de chips individuales. A veces, el reloj de referencia no es un reloj puro, sino un flujo de datos con suficientes transiciones como para que el PLL pueda recuperar un reloj regular a partir de dicho flujo. En ocasiones, el reloj de referencia tiene la misma frecuencia que el reloj que circula por la distribución; en otras, el reloj distribuido puede ser un múltiplo racional de la referencia.

Un PLL se puede utilizar para demodular sincrónicamente señales moduladas en amplitud (AM). El PLL recupera la fase y la frecuencia de la portadora de la señal AM entrante. La fase recuperada en el VCO difiere de la de la portadora en 90°, por lo que se desplaza en fase para que coincida y luego se alimenta a un multiplicador. La salida del multiplicador contiene las señales de frecuencia suma y diferencia, y la salida demodulada se obtiene mediante filtrado de paso bajo . Dado que el PLL responde solo a las frecuencias portadoras que están muy cerca de la salida del VCO, un detector AM basado en PLL exhibe un alto grado de selectividad e inmunidad al ruido, lo cual no es posible con los demoduladores AM convencionales de tipo pico. Sin embargo, el bucle puede perder la sincronización cuando las señales AM tienen una profundidad de modulación del 100 %. ^{[ 16 ]}

Una propiedad deseable de todos los PLL es que los flancos de reloj de referencia y de retroalimentación se alineen con gran precisión. La diferencia promedio de tiempo entre las fases de las dos señales cuando el PLL ha alcanzado el enganche se denomina desfase de fase estático (también llamado error de fase en estado estacionario ). La variación entre estas fases se denomina fluctuación de seguimiento . Idealmente, el desfase de fase estático debería ser cero y la fluctuación de seguimiento debería ser lo más baja posible.

El ruido de fase es otro tipo de fluctuación (jitter) que se observa en los PLL, y es causado por el propio oscilador y por los elementos utilizados en su circuito de control de frecuencia. Se sabe que algunas tecnologías ofrecen un mejor rendimiento que otras en este aspecto. Los mejores PLL digitales se construyen con elementos de lógica acoplada por emisor ( ECL ), a costa de un alto consumo de energía. Para mantener bajo el ruido de fase en los circuitos PLL, es recomendable evitar familias lógicas saturantes como la lógica transistor-transistor ( TTL ) o CMOS . ^{[ 17 ]}

Otra propiedad deseable de todos los PLL es que la fase y la frecuencia del reloj generado no se vean afectadas por cambios rápidos en las tensiones de las líneas de alimentación y tierra, ni por la tensión del sustrato sobre el que se fabrican los circuitos PLL. Esto se conoce como rechazo de ruido del sustrato y de la alimentación . Cuanto mayor sea el rechazo de ruido, mejor.

Para mejorar aún más el ruido de fase de la salida, se puede emplear un oscilador bloqueado por inyección después del VCO en el PLL.

En los sistemas de comunicación inalámbrica digital (GSM, CDMA, etc.), los PLL se utilizan para proporcionar la conversión ascendente del oscilador local durante la transmisión y la conversión descendente durante la recepción. En la mayoría de los teléfonos celulares, esta función se ha integrado en gran medida en un único circuito integrado para reducir el costo y el tamaño del dispositivo. Sin embargo, debido al alto rendimiento requerido en las estaciones base, los circuitos de transmisión y recepción se construyen con componentes discretos para alcanzar los niveles de rendimiento necesarios. Los módulos de oscilador local GSM suelen estar construidos con un circuito integrado sintetizador de frecuencia y VCO de resonador discretos.

Los inversores conectados a la red, basados ​​en inversores de fuente de tensión, suministran o absorben potencia real en la red eléctrica de CA en función del ángulo de fase de la tensión que generan con respecto al ángulo de fase de la tensión de la red, que se mide mediante un bucle de enganche de fase (PLL). En aplicaciones fotovoltaicas , cuanto más adelantada esté la onda sinusoidal producida con respecto a la onda de tensión de la red, mayor será la potencia inyectada en la red. En aplicaciones con baterías, cuanto más retrasada esté la onda sinusoidal producida con respecto a la onda de tensión de la red, mayor será la carga de la batería con la energía de la red, y cuanto más adelantada esté la onda sinusoidal producida con respecto a la onda de tensión de la red, mayor será la descarga de la batería en la red.

Un detector de fase (PD) genera un voltaje que representa la diferencia de fase entre dos señales. En un PLL, las dos entradas del detector de fase son la entrada de referencia y la retroalimentación del VCO. El voltaje de salida del PD se utiliza para controlar el VCO de manera que la diferencia de fase entre las dos entradas se mantenga constante, lo que lo convierte en un sistema de retroalimentación negativa. ^{[ 19 ]}

Los distintos tipos de detectores de fase tienen características de rendimiento diferentes.

Por ejemplo, el mezclador de frecuencia produce armónicos que añaden complejidad en aplicaciones donde la pureza espectral de la señal del VCO es importante. Las bandas laterales no deseadas (espurias) resultantes, también llamadas " espurias de referencia ", pueden dominar los requisitos del filtro y reducir el rango de captura muy por debajo de los requisitos o aumentar el tiempo de enganche más allá de ellos. En estas aplicaciones, se utilizan detectores de fase digitales más complejos, que no presentan un componente de espuria de referencia tan severo en su salida. Además, cuando está en enganche, la diferencia de fase en estado estacionario en las entradas con este tipo de detector de fase es cercana a los 90 grados.

En las aplicaciones PLL, a menudo es necesario saber cuándo el bucle está desincronizado. Los detectores digitales de fase-frecuencia más complejos suelen tener una salida que permite una indicación fiable de la desincronización.

La puerta XOR se usa frecuentemente en PLL digitales como un detector de fase eficaz y sencillo. También puede utilizarse en sistemas analógicos, con solo una ligera modificación del circuito.

El bloque comúnmente llamado filtro de bucle PLL (generalmente un filtro de paso bajo) suele tener dos funciones distintas.

La función principal es determinar la dinámica del lazo, también llamada estabilidad . Esto define cómo responde el lazo a perturbaciones, como cambios en la frecuencia de referencia, cambios en el divisor de retroalimentación o durante el arranque. Las consideraciones comunes incluyen el rango en el que el lazo puede lograr el enganche (rango de activación, rango de enganche o rango de captura), la rapidez con la que el lazo logra el enganche (tiempo de enganche, tiempo de estabilización o tiempo de estabilización ) y el comportamiento de amortiguación . Según la aplicación, esto puede requerir una o más de las siguientes funciones: una proporción simple (ganancia o atenuación), una integral (filtro de paso bajo) o una derivativa ( filtro de paso alto ). Los parámetros del lazo que se suelen examinar son el margen de ganancia y el margen de fase . Para diseñar esta función se utilizan conceptos comunes de la teoría de control , incluido el controlador PID .

La segunda consideración común es limitar la cantidad de energía de frecuencia de referencia (ondulación) que aparece en la salida del detector de fase y que luego se aplica a la entrada de control del VCO. Esta frecuencia modula el VCO y produce bandas laterales de FM comúnmente llamadas "espurias de referencia".

El diseño de este bloque puede estar dominado por cualquiera de estas consideraciones, o puede ser un proceso complejo que combine las interacciones de ambas. La desventaja típica de aumentar el ancho de banda es la degradación de la estabilidad. Por el contrario, la desventaja de una mayor amortiguación para una mejor estabilidad es la reducción de la velocidad y el aumento del tiempo de estabilización. A menudo, el ruido de fase también se ve afectado. ^{[ 14 ]}

Todos los bucles de enganche de fase emplean un elemento oscilador con capacidad de frecuencia variable. Este puede ser un VCO analógico, ya sea controlado por circuitos analógicos en el caso de un APLL o controlado digitalmente mediante el uso de un convertidor digital-analógico, como es el caso de algunos diseños de DPLL. ^{[ 20 ]} Los osciladores de anillo se utilizan comúnmente en tecnología CMOS para aplicaciones de área reducida, mientras que los osciladores LC de acoplamiento cruzado son preferidos en aplicaciones de bajo ruido de fase. ^{[ 21 ]} Los osciladores puramente digitales, como un oscilador controlado numéricamente, se utilizan en ADPLL.

Los PLL pueden incluir un divisor entre el oscilador y la entrada de retroalimentación al detector de fase para producir un sintetizador de frecuencia . Un divisor programable es particularmente útil en aplicaciones de transmisores de radio y para la sincronización de computadoras, ya que se puede generar una gran cantidad de frecuencias a partir de un único oscilador de referencia estable y preciso controlado por cristal de cuarzo (que eran costosos antes de que la síntesis hidrotermal a escala comercial proporcionara cuarzo sintético económico).

Algunos PLL también incluyen un divisor entre el reloj de referencia y la entrada de referencia al detector de fase. Si el divisor en la ruta de retroalimentación divide por${\displaystyle N}$y el divisor de entrada de referencia divide por${\displaystyle M}$, permite que el PLL multiplique la frecuencia de referencia por${\displaystyle N/M}$Puede parecer más sencillo simplemente alimentar el PLL con una frecuencia más baja, pero en algunos casos, la frecuencia de referencia puede estar limitada por otros factores, y entonces el divisor de referencia resulta útil.

La multiplicación de frecuencia también se puede lograr sincronizando la salida del VCO con el N -ésimo armónico de la señal de referencia. En lugar de un simple detector de fase, el diseño utiliza un mezclador armónico (mezclador de muestreo). El mezclador armónico convierte la señal de referencia en un tren de impulsos rico en armónicos. ^{[ b ]} La salida del VCO se ajusta de forma aproximada para que esté cerca de uno de esos armónicos. En consecuencia, la salida deseada del mezclador armónico (que representa la diferencia entre el N- ésimo armónico y la salida del VCO) se encuentra dentro de la banda de paso del filtro de bucle.

Cabe destacar que la retroalimentación no se limita a un divisor de frecuencia. Este elemento puede ser otro, como un multiplicador de frecuencia o un mezclador. El multiplicador hará que la salida del VCO sea un submúltiplo (en lugar de un múltiplo) de la frecuencia de referencia. Un mezclador puede desplazar la frecuencia del VCO mediante una compensación fija. También puede ser una combinación de ambos. Por ejemplo, un divisor después de un mezclador permite que el divisor opere a una frecuencia mucho menor que la del VCO sin pérdida de ganancia de bucle.

Las ecuaciones que rigen un bucle de enganche de fase con un multiplicador analógico como detector de fase y filtro lineal se pueden derivar de la siguiente manera. Sea la entrada al detector de fase.${\displaystyle f_{1}(\theta _{1}(t))}$y la salida del VCO es${\displaystyle f_{2}(\theta _{2}(t))}$con fases${\displaystyle \theta _{1}(t)}$y${\displaystyle \theta _{2}(t)}$. Las funciones${\displaystyle f_{1}(\theta )}$y${\displaystyle f_{2}(\theta )}$describe las formas de onda de las señales. Luego, la salida del detector de fase${\displaystyle \varphi (t)}$es dado por

${\displaystyle \varphi (t)=f_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t))}$

La frecuencia del VCO se suele tomar como una función de la entrada del VCO. ${\displaystyle g(t)}$como

${\displaystyle {\dot {\theta }}_{2}(t)=\omega _{2}(t)=\omega _{\text{libre}}+g_{v}g(t)\,}$

dónde${\displaystyle g_{v}}$es la sensibilidad del VCO y se expresa en Hz / V; ${\displaystyle \omega _{\text{libre}}}$es una frecuencia de funcionamiento libre del VCO.

El filtro de bucle se puede describir mediante un sistema de ecuaciones diferenciales lineales.

${\displaystyle \left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (t),\\g(t)&=&c^{*}x,\end{array}}\right.\quad x(0)=x_{0},}$

dónde${\displaystyle \varphi (t)}$es una entrada del filtro, ${\displaystyle g(t)}$es una salida del filtro,${\displaystyle A}$es ${\displaystyle n}$-por-${\displaystyle n}$matriz, ${\displaystyle x\in \mathbb {C} ^{n},\quad b\in \mathbb {R} ^{n},\quad c\in \mathbb {C} ^{n},\quad }$.${\displaystyle x_{0}\in \mathbb {C} ^{n}}$representa un estado inicial del filtro. El símbolo de estrella es una transpuesta conjugada .

Por lo tanto, el siguiente sistema describe el PLL.

${\displaystyle \left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+bf_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t)),\\{\dot {\theta }}_{2}&=&g_{v}c^{*}x+\omega _{\text{free}}\\\end{array}}\right.\quad x(0)=x_{0},\quad \theta _{2}(0)=\theta _{0}.}$

dónde${\displaystyle \theta _{0}}$es un cambio de fase inicial.

Consideremos la entrada del PLL.${\displaystyle f_{1}(\theta _{1}(t))}$y salida VCO ${\displaystyle f_{2}(\theta _{2}(t))}$son señales de alta frecuencia. Entonces, para cualquier diferenciable por partes${\displaystyle 2\pi }$-funciones periódicas ${\displaystyle f_{1}(\theta )}$y${\displaystyle f_{2}(\theta )}$hay una función${\displaystyle \varphi (\theta)}$de tal manera que la salida${\displaystyle G(t)}$del filtro

${\displaystyle \left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{1}(t)-\theta _{2}(t)),\\G(t)&=&c^{*}x,\end{array}}\right.\quad x(0)=x_{0},}$

en el dominio de fase es asintóticamente igual (la diferencia${\displaystyle G(t)-g(t)}$es pequeño con respecto a las frecuencias) a la salida del filtro en el modelo de dominio del tiempo. ^{[ 22 ] [ 23 ]} Aquí la función${\displaystyle \varphi (\theta)}$es una característica del detector de fase .

Denotemos por${\displaystyle \theta _{\Delta }(t)}$la diferencia de fase

${\displaystyle \theta _{\Delta }=\theta _{1}(t)-\theta _{2}(t).}$

A continuación, el siguiente sistema dinámico describe el comportamiento del PLL.

${\displaystyle \left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{\Delta }),\\{\dot {\theta }}_{\Delta }&=&-g_{v}c^{*}x+\omega _{\Delta }.\\\end{array}}\right.\quad x(0)=x_{0},\quad \theta _{\Delta }(0)=\theta _{1}(0)-\theta _{2}(0).}$

Aquí${\displaystyle \omega _{\Delta }=\omega _{1}-\omega _{\text{libre}}}$;${\displaystyle \omega _{1}}$es la frecuencia de un oscilador de referencia (suponemos que${\displaystyle \omega _{\text{libre}}}$es constante).

Los bucles de enganche de fase también pueden analizarse como sistemas de control aplicando la transformada de Laplace . La respuesta del bucle se puede escribir como

${\displaystyle {\frac {\theta _{o}}{\theta _{i}}}={\frac {K_{p}K_{v}F(s)}{s+K_{p}K_{v}F(s)}}}$

Dónde

• ${\displaystyle \theta _{o}}$es la fase de salida en radianes
• ${\displaystyle \theta _{i}}$es la fase de entrada en radianes
• ${\displaystyle K_{p}}$es la ganancia del detector de fase en voltios por radián
• ${\displaystyle K_{v}}$es la ganancia del VCO en radianes por voltio- segundo
• ${\displaystyle F(s)}$es la función de transferencia del filtro de bucle (adimensional)

Las características del lazo se pueden controlar insertando diferentes tipos de filtros de lazo. El filtro más simple es un circuito RC de un polo . La función de transferencia del lazo en este caso es

${\displaystyle F(s)={\frac {1}{1+sRC}}}$

La respuesta del bucle se convierte en:

${\displaystyle {\frac {\theta _{o}}{\theta _{i}}}={\frac {\frac {K_{p}K_{v}}{RC}}{s^{2}+{\frac {s}{RC}}+{\frac {K_{p}K_{v}}{RC}}}}}$

Esta es la forma de un oscilador armónico clásico . El denominador se puede relacionar con el de un sistema de segundo orden:

${\displaystyle s^{2}+2s\zeta \omega _{n}+\omega _{n}^{2}}$

dónde${\displaystyle \zeta }$es el factor de amortiguación y${\displaystyle \omega _{n}}$es la frecuencia natural del bucle.

Para el filtro RC de un polo,

${\displaystyle \omega _{n}={\sqrt {\frac {K_{p}K_{v}}{RC}}}}$

${\displaystyle \zeta ={\frac {1}{2{\sqrt {K_{p}K_{v}RC}}}}}$

La frecuencia natural del bucle es una medida del tiempo de respuesta del bucle, y el factor de amortiguación es una medida del sobreimpulso y la oscilación. Idealmente, la frecuencia natural debería ser alta y el factor de amortiguación debería estar cerca de 0,707 (amortiguación crítica). Con un filtro de un solo polo, no es posible controlar la frecuencia del bucle y el factor de amortiguación de forma independiente. Para el caso de amortiguación crítica,

${\displaystyle RC={\frac {1}{2K_{p}K_{v}}}}$

${\displaystyle \omega _{c}=K_{p}K_{v}{\sqrt {2}}}$

Un filtro ligeramente más efectivo, el filtro de retardo-adelanto incluye un polo y un cero. Esto se puede lograr con dos resistencias y un condensador. La función de transferencia para este filtro es

${\displaystyle F(s)={\frac {1+sCR_{2}}{1+sC(R_{1}+R_{2})}}}$

Este filtro tiene dos constantes de tiempo.

${\displaystyle \tau _{1}=C(R_{1}+R_{2})}$

${\displaystyle \tau _{2}=CR_{2}}$

Sustituyendo lo anterior se obtiene la siguiente frecuencia natural y factor de amortiguación.

${\displaystyle \omega _{n}={\sqrt {\frac {K_{p}K_{v}}{\tau _{1}}}}}$

${\displaystyle \zeta ={\frac {1}{2\omega _{n}\tau _{1}}}+{\frac {\omega _{n}\tau _{2}}{2}}}$

Los componentes del filtro de bucle se pueden calcular de forma independiente para una frecuencia natural y un factor de amortiguación dados.

${\displaystyle \tau _{1}={\frac {K_{p}K_{v}}{\omega _{n}^{2}}}}$

${\displaystyle \tau _{2}={\frac {2\zeta }{\omega _{n}}}-{\frac {1}{K_{p}K_{v}}}}$

El diseño de filtros de bucle en aplicaciones reales puede ser mucho más complejo; por ejemplo, se utilizan filtros de orden superior para reducir diversos tipos o fuentes de ruido de fase. (Véase la referencia de D. Banerjee a continuación).

Los bucles de enganche de fase digitales se pueden implementar en hardware, utilizando circuitos integrados como el CMOS 4046. Sin embargo, con la creciente velocidad de los microcontroladores, puede ser conveniente implementar un bucle de enganche de fase en software para aplicaciones que no requieren sincronización con señales en el rango de MHz o más rápidas, como el control preciso de la velocidad de los motores. La implementación en software ofrece varias ventajas, incluyendo la fácil personalización del bucle de retroalimentación, como por ejemplo, modificar la relación de multiplicación o división entre la señal que se está monitorizando y el oscilador de salida. Además, una implementación en software resulta útil para comprender y experimentar con ella. A continuación, se presenta un ejemplo de un bucle de enganche de fase implementado en MATLAB utilizando un detector de fase y frecuencia . Este tipo de detector de fase es robusto y fácil de implementar.

% Este ejemplo está escrito en MATLAB% Inicializar variables vcofreq = zeros ( 1 , numiterations ); ervec = zeros ( 1 , numiterations ); % Mantener un registro de los últimos estados de referencia, señal y señal de error qsig = 0 ; qref = 0 ; lref = 0 ; lsig = 0 ; lersig = 0 ; phs = 0 ; freq = 0 ;% Constantes de filtro de bucle (proporcional y derivativa) % Actualmente potencias de dos para facilitar la multiplicación por desplazamientos prop = 1 / 128 ; deriv = 64 ;para it = 1 : numiterations % Simular un oscilador local usando un contador de 16 bits phs = mod ( phs + floor ( freq / 2 ^ 16 ), 2 ^ 16 ); ref = phs < 32768 ; % Obtener el siguiente valor digital (0 o 1) de la señal a rastrear sig = tracksig ( it ); % Implementar el detector de fase-frecuencia rst = ~ ( qsig & qref ); % Reiniciar el "flip-flop" del detector de fase-frecuencia % cuando tanto la señal como la referencia están en alto qsig = ( qsig | ( sig & ~ lsig )) & rst ; % Disparar el flip-flop de la señal y el flanco ascendente de la señal qref = ( qref | ( ref & ~ lref )) & rst ; % Disparar el flip-flop de referencia en el flanco ascendente de la referencia lref = ref ; lsig = sig ; % Almacenar estos valores para la siguiente iteración (para detección de borde) ersig = qref - qsig ; % Calcular la señal de error (si la frecuencia debe aumentar o disminuir) % La señal de error viene dada por una u otra señal de flip flop % Implementar un filtro de polos y ceros mediante entrada proporcional y derivativa a la frecuencia filtered_ersig = ersig + ( ersig - lersig ) * deriv ; % Mantener la señal de error para la salida proporcional lersig = ersig ; % Integrar la frecuencia del VCO usando la señal de error freq = freq - 2 ^ 16 * filtered_ersig * prop ; % La frecuencia se rastrea como una fracción binaria de punto fijo % Almacenar la frecuencia actual del VCO vcofreq ( 1 , it ) = freq / 2 ^ 16 ;% Almacena la señal de error para mostrar si la señal o la referencia tienen una frecuencia mayor. ervec ( 1 , it ) = ersig ; end

En este ejemplo, tracksigse asume que un arreglo contiene una señal de referencia que se debe monitorear. El oscilador se implementa mediante un contador, cuyo bit más significativo indica el estado de encendido/apagado del oscilador. Este código simula los dos flip-flops tipo D que componen un comparador de fase-frecuencia. Cuando la referencia o la señal tienen un flanco positivo, el flip-flop correspondiente cambia a nivel alto. Una vez que tanto la referencia como la señal están en nivel alto, ambos flip-flops se reinician. El estado de nivel alto de cada flip-flop determina en ese instante si la referencia o la señal precede a la otra. La señal de error es la diferencia entre los valores de estos dos flip-flops. El filtro de polos y ceros se implementa sumando la señal de error y su derivada a la señal de error filtrada. Esta, a su vez, se integra para hallar la frecuencia del oscilador.

En la práctica, probablemente se insertarían otras operaciones en la retroalimentación de este bucle de enganche de fase. Por ejemplo, si el bucle implementara un multiplicador de frecuencia, la señal del oscilador podría dividirse en frecuencia antes de compararla con la señal de referencia.