Motorola 68000

El primer microprocesador de Motorola producido en masa fue el 6800 , presentado a principios de 1974 y disponible en grandes cantidades a finales de ese año. ^{[ 7 ]} La compañía se fijó la meta de vender 25 000 unidades para septiembre de 1976, meta que logró. Aunque era un diseño competente, fue eclipsado por diseños más potentes, como el Zilog Z80 , y diseños menos costosos, como el MOS Technology 6502. [ ^{8 ] A} finales de 1976, las ventas estaban estancadas y la división se salvó gracias a un proyecto para el control de motores de General Motors y otras tareas. ^{[ 9 ]}

Para cuando se presentó el 6800, ya había salido al mercado un pequeño número de diseños de 16 bits. Estos generalmente se basaban en plataformas de minicomputadoras como la Data General Nova o la PDP-11 . Debido a los procesos de fabricación de semiconductores de la época, a menudo se trataba de soluciones multichip como el National Semiconductor IMP-16 , o el PACE de un solo chip que presentaba problemas de velocidad. ^{[ 10 ]}

Con las perspectivas de ventas del 6800 cada vez más sombrías, pero aún con liquidez gracias a las ventas de los sistemas de control de motores, a finales de 1976 Colin Crook, gerente de operaciones, comenzó a considerar cómo conseguir ventas futuras con éxito. Sabían que Intel estaba trabajando en una extensión de 16 bits de su serie 8080 , que se convertiría en el Intel 8086 , y habían oído rumores de un Zilog Z80 de 16 bits , que posteriormente se convertiría en el Z8000 . Estos sistemas utilizarían nuevas técnicas de diseño que eliminarían los problemas observados en los sistemas de 16 bits anteriores. ^{[ 11 ]}

Motorola sabía que si lanzaban un producto similar al 8086, con capacidades que se acercaban al 10%, Intel los superaría en el mercado. Para competir, se fijaron el objetivo de ser dos veces más potentes al mismo precio, o la mitad del precio con el mismo rendimiento. Crook decidió que atacarían la gama alta del mercado con el procesador más potente del mercado. ^{[ 11 ]} Otro procesador de 16 bits no sería suficiente; su diseño tendría que ser más grande, lo que implicaba incorporar algunas características de 32 bits. ^{[ 12 ]} Crook decidió este enfoque a finales de 1976. ^{[ 11 ]}

Crook creó el proyecto Motorola Advanced Computer System on Silicon (MACSS) para desarrollar el diseño y contrató a Tom Gunter como arquitecto principal. Gunter comenzó a formar su equipo en enero de 1977. ^{[ 13 ]} El objetivo de rendimiento se fijó en 1 millón de instrucciones por segundo (MIPS). Querían que el diseño no solo recuperara a fabricantes de microcomputadoras como Apple Computer y Tandy , sino también a empresas de minicomputadoras como NCR y AT&T . ^{[ 13 ]}

El equipo decidió abandonar el intento de retrocompatibilidad con el 6800, ya que consideraban que los diseños de 8 bits eran demasiado limitados para servir de base a nuevos diseños. El nuevo sistema estuvo influenciado por el PDP-11 , el diseño de minicomputadora más popular de la época. ^{[ 14 ]} En aquel entonces, un concepto clave en las minicomputadoras era el de un conjunto de instrucciones ortogonal , en el que cada operación podía trabajar con cualquier tipo de datos, y el conjunto de instrucciones del PDP-11 se consideraba el ejemplo canónico de este concepto. Esto dio lugar a muchas instrucciones diferentes, que eran variaciones menores que cambiaban la procedencia de los datos. Para introducir los datos correctos en las unidades internas, MACSS hizo un uso extensivo del microcódigo , esencialmente pequeños programas en memoria de solo lectura que recopilaban los datos necesarios, realizaban las operaciones y luego escribían los resultados. Esto era común en las computadoras centrales y las minicomputadoras, pero MACSS sería de los primeros en utilizar esta técnica en un microprocesador. ^{[ 15 ] [ 16 ]}

Existía una gran cantidad de hardware de soporte para el 6800 que seguiría siendo útil, como UART y sistemas de interfaz similares. Por esta razón, el nuevo diseño conservó un modo de compatibilidad de protocolo de bus para los dispositivos periféricos 6800 existentes. ^{[ 17 ] [ 16 ]}

Un chip con 32 pines de datos y 32 de direccionamiento requeriría 64 pines, más otros para alimentación y otras características. En ese momento, los paquetes DIP ( Dual Inline Package ) de 64 pines eran sistemas "grandes y costosos" y "simplemente terribles", lo que los convertía en el tamaño máximo que podían considerar. Para que cupiera, Crook seleccionó un diseño híbrido, con una arquitectura de conjunto de instrucciones (ISA) de 32 bits pero con componentes de 16 bits que la implementaban, como la unidad aritmético-lógica (ALU). ^{[ 13 ]} La interfaz externa se redujo a 16 pines de datos y 24 para direcciones, lo que permitió que todo cupiera en un paquete de 64 pines. Esto se conoció como la "Cucaracha de Texas". ^{[ 12 ] [ a ]}

A mediados de la década de 1970, las técnicas de diseño MOS de Motorola se habían vuelto menos avanzadas que las de su competencia, y sus líneas de fabricación a veces tenían problemas con bajos rendimientos . A finales de la década de 1970, la empresa había entrado en un programa de intercambio de tecnología con Hitachi , mejorando drásticamente sus capacidades de producción. Como parte de esto, se construyó una nueva fábrica llamada MOS-8 utilizando los últimos tamaños de obleas de 5 pulgadas y el proceso HMOS de Intel con un tamaño de característica de 3,5 μm . ^{[ 18 ]} Esta fue una inversión destinada a alcanzar a la competencia: incluso empresas de semiconductores emergentes como Zilog y MOS Technology habían introducido CPU fabricadas con lógica NMOS de modo de agotamiento antes que Motorola. De hecho, es posible que Motorola se haya quedado sustancialmente rezagada con respecto a sus contemporáneos en la eliminación gradual del modo de enriquecimiento y la puerta metálica, y Gunter recuerda que el 68000 tuvo que tener éxito a pesar de haber adoptado inicialmente un diseño de puerta metálica. ^{[ 19 ]} Aunque el punto sobre ponerse al día es claro, este no podría haber sido un resumen del todo preciso porque las hojas de datos de Motorola de 1976, anteriores al inicio del proyecto MACCS, indican que la mayoría de su familia 6800 utilizaba tecnología de puerta de silicio. ^{[ 20 ]} De hecho, el propio artículo de Gunter de 1979 que presentaba el 68000 lo destacaba como un diseño HMOS de modo de agotamiento con puerta de silicio. ^{[ 21 ]} Cualquiera que fuera el grado de deficiencias en los procesos y la fabricación de Motorola en los primeros días, el equipo no se desanimó y no transigió en su búsqueda de un microprocesador con un rendimiento líder en la industria. ^{[ 22 ]} 

Presentado formalmente en septiembre de 1979, ^{[ 23 ]} las primeras muestras se lanzaron en febrero de 1980, y los chips de producción estuvieron disponibles sin receta en noviembre. ^{[ 24 ]} Las velocidades iniciales fueron de 4, 6 y 8 MHz . Los chips de 10 MHz estuvieron disponibles durante 1981, ^{[ 25 ]} y los chips de 12,5 MHz en junio de 1982. ^{[ 24 ]} La versión "12F" de 16,67 MHz del MC68000, la versión más rápida del chip HMOS original, no se produjo hasta finales de la década de 1980.    

Junto con el muestreo inicial del chip, Motorola ofreció una placa de desarrollo , el Módulo de Diseño Motorola MC68000 (M68KDM o simplemente KDM). La placa contaba con un microprocesador 68000 con 32k bytes de DRAM . Tenía dos puertos adaptadores de interfaz periférica de 16 bits en el borde del eyector y un conector macho para el antiguo bus Motorola 6800 EXORciser en el extremo opuesto, lo que permitía su uso con emuladores 6800 estándar. Un puerto de comunicación asíncrona (ACIA) estaba configurado para conectarse con un terminal de datos RS-232C estándar, y el otro estaba configurado para emular un terminal RS-232C, lo que permitía la comunicación con un ordenador host. Un modo transparente permitía descargar directamente un programa creado en un ordenador host a la memoria del 68000. El contenido de la memoria del 68000 también podía cargarse en el ordenador host para su posterior procesamiento. ^{[ 26 ] : p.111 [ 27 ]}

La placa KDM incluía chips ROM con zócalo que contenían el nuevo depurador MacsBug de Motorola . Un interruptor en la placa KDM activaba el depurador. ^{[ 28 ]} MacsBug se utilizó posteriormente en los primeros ordenadores Macintosh de Apple.

A principios de 1981, el 68k estaba ganando pedidos en la gama alta, y Gunter comenzó a acercarse a Apple para conseguir su negocio. En ese momento, el 68k se vendía por unos 125 dólares en cantidad. En reuniones con Steve Jobs , Jobs habló sobre usar el 68k en el Apple Lisa , pero afirmó: "El verdadero futuro está en este producto que estoy haciendo personalmente. Si quieres este negocio, tienes que comprometerte a venderlo por 15 dólares". ^{[ 29 ]} Motorola contraatacó ofreciendo venderlo a 55 dólares al principio, luego bajar a 35 dólares, y así sucesivamente. Jobs aceptó, y el Macintosh pasó del 6809 al 68k. El precio promedio finalmente alcanzó los 14,76 dólares. ^{[ 29 ]} Según Apple, The First 50 Years , Jobs supuestamente deslizó un chip clon que estaba preparando Hitachi al CEO de Motorola, Robert Galvin, sobre un trozo de sushi para negociar. ^{[ 30 ] : 73}

Varias otras empresas fueron fabricantes de segunda fuente del HMOS 68000. Estas incluyeron Hitachi (HD68000), que redujo el tamaño de las características a 2,7  μm para su  versión de 12,5 MHz, ^{[ 24 ]} Mostek (MK68000), Rockwell (R68000), Signetics (SCN68000), Thomson / SGS-Thomson (originalmente EF68000 y posteriormente TS68000) y Toshiba (TMP68000).

Las variantes encriptadas del 68000, como el Hitachi FD1089 y el FD1094, almacenan las claves de descifrado para los códigos de operación y los datos de los códigos de operación en una memoria con respaldo de batería. Estas se utilizaron en ciertos sistemas arcade de Sega (incluidos los juegos del Sistema 16 ) para prevenir la piratería y los juegos piratas ilegales. ^{[ 32 ]}

El 68HC000, la primera versión CMOS del 68000, fue diseñado por Hitachi y presentado conjuntamente en 1985. ^{[ 33 ]} Motorola lo ofreció como MC68HC000 mientras que Hitachi lo ofreció como HD68HC000. Toshiba también fue un fabricante secundario del CMOS 68HC000 (TMP68HC000). El 68HC000 ofrece velocidades de 8 a 20  MHz. Aparte de usar circuitos CMOS, se comportaba de forma idéntica al HMOS 68000, pero el cambio a CMOS redujo enormemente su consumo de energía. El HMOS 68000 original consumía alrededor de 1,35 vatios a una temperatura ambiente de 25 °C , independientemente de la velocidad de reloj, mientras que el 68HC000 consumía solo 0,13 vatios a 8 MHz y 0,38 vatios a 20 MHz. (A diferencia de los circuitos CMOS, los HMOS siguen consumiendo energía cuando están inactivos, por lo que el consumo de energía varía poco con la frecuencia de reloj). Apple seleccionó el 68HC000 para su uso en el Macintosh Portable y el PowerBook 100 .      

Motorola reemplazó el 68008 por el 68HC001 en 1990. ^{[ 34 ]} Se asemeja al 68HC000 en la mayoría de los aspectos, pero su bus de datos puede operar en modo de 16 o 8 bits, dependiendo del valor de un pin de entrada al reiniciarse. Por lo tanto, al igual que el 68008, puede utilizarse en sistemas con memorias de 8 bits más económicas.

La evolución posterior del 68000 se centró en aplicaciones de control embebido más modernas y periféricos en el chip. El chip 68EC000 de bajo costo y el núcleo SCM68000 eliminaron el bus periférico M6800, así como la instrucción MOVE from SR de los programas en modo usuario, lo que hizo que el 68EC000 y el 68SEC000 fueran las únicas CPU 68000 que no eran 100% compatibles en código objeto con las CPU 68000 anteriores cuando se ejecutaban en modo usuario. Cuando se ejecutaban en modo supervisor, no había diferencia. ^{[ 35 ]} Este último método se hizo para que el 68EC000 y el SCM68000 pudieran cumplir con los requisitos de virtualización de Popek y Goldberg , y también se implementó posteriormente en su sucesor, el 68010. En 1996, Motorola actualizó el núcleo independiente con circuitos completamente estáticos, consumiendo solo 2 μW en modo de bajo consumo; este se conoció como el 68SEC000. ^{[ 36 ]} 

Motorola cesó la producción del HMOS 68000, así como del 68008, 68010, 68330 y 68340 el 1 de junio de 1996, ^{[ 37 ] [ 38 ]} pero su empresa derivada Freescale Semiconductor (fusionada con NXP ) seguía produciendo los CMOS 68HC000, 68HC001, 68EC000 y 68SEC000, así como los microcontroladores 68302 y 68306 y versiones posteriores de la familia DragonBall . Los descendientes arquitectónicos del 68000, las familias 680x0 , CPU32 y Coldfire , también seguían en producción. Más recientemente, con el cierre de la fábrica de Sendai en 2010, todas las piezas 68HC000, 68020, 68030 y 68882 se han descontinuado, quedando solo el 68SEC000 en producción ^{[ 39 ]} hasta que también se descontinuó. ^{[ 6 ]} Los únicos procesadores basados ​​en 68000 en producción eran el 68302, así como otras variantes de la familia 683xx, como el 68331 y el 68332 (que se derivan del 68000), aunque la producción del 68302 cesó en 2025, ^{[ 40 ]} dejando solo el 68331 y el 68332 como los miembros restantes de la familia 683xx en producción. ^{[ 41 ] [ 42 ]} Algunos de los procesadores descontinuados, como el 68SEC000 y otros, seguían estando disponibles a través de varios distribuidores.

En 2024, Rochester Electronics comenzó a reproducir el CMOS 68HC000, bajo licencia de NXP. Tanto el diseño físico como los programas de prueba se transfirieron de NXP a Rochester para continuar ofreciendo una fuente autorizada al mercado. Otros miembros de la familia 68000, como el 68020, también han sido reproducidos por Rochester Electronics desde al menos 2014. Los procesadores 68HC000 proporcionados por Rochester Electronics utilizan un clon del conjunto de máscaras J82M fabricado por Tohoku Semiconductor Corporation (TSC) en Japón, en la fábrica de obleas TSC6, que fue el último conjunto de máscaras utilizado por Motorola para el 68HC000, en sustitución de los conjuntos de máscaras E72N y G73K anteriores fabricados en Estados Unidos. ^{[ 43 ]}

Desde que fue reemplazado por microprocesadores de 32 bits "auténticos", el 68000 se utiliza como núcleo de muchos microcontroladores . En 1989, Motorola presentó el procesador de comunicaciones 68302. ^{[ 44 ]} Este procesador fue suministrado anteriormente por Freescale y NXP después de que Motorola escindiera su negocio de semiconductores en 2004. ^{[ 40 ]}

Varios fabricantes de videojuegos han utilizado el procesador 68000 como base de muchos juegos arcade , consolas de videojuegos y algunas consolas portátiles desde su lanzamiento:

Food Fight de Atari (1983) fue uno de los primeros juegos arcade basados ​​en la 68000. Otros incluyeron plataformas de juegos arcade como System 16 de Sega (1985), CP System de Capcom (1988) y CP System II (1993), así como Neo Geo de SNK (1990). Ciertos juegos arcade (como Steel Gunner (1990) y otros basados ​​en Namco System 2 (1987), incluyendo varias placas de sistema arcade Sega en la serie Super Scalar utilizadas en juegos como Hang-On (1985)) utilizan una configuración de CPU dual 68000, ^{[ 53 ]} y también existen sistemas con una configuración de CPU triple 68000 (como Galaxy Force (1988) y otros basados ​​en la Sega Y Board (1988)), ^{[ 54 ]} junto con una configuración de CPU cuádruple 68000, que ha sido utilizada por Jaleco (un 68000 para sonido tiene una frecuencia de reloj más baja en comparación con las otras CPU 68000) ^{[ 55 ]} para juegos como Big Run (1989) y Cisco Heat (1990); Otro quinto procesador 68000 (con una frecuencia de reloj diferente a la de los demás procesadores 68000) se utilizó en el juego arcade Wild Pilot (1992) de Jaleco para el procesamiento de entrada/salida (E/S). ^{[ 56 ]}

A finales de la década de 1980, el 68000 era lo suficientemente económico como para alimentar consolas de videojuegos domésticas, como la Genesis de Sega (1988), que utilizaba el 68000 como su CPU principal. El accesorio Sega CD (1991) también utilizaba el 68000 como coprocesador (un sistema Sega CD tiene tres CPU, dos de ellas 68000). Otras consolas con CPU 68000 incluyen la Neo Geo AES (1990) (basada en su contraparte arcade), la educativa Pico (1993), la Jaguar multiprocesadora (1993), la Saturn (1994), que utilizaba el 68EC000 (un 68000 de bajo costo) como coprocesador de sonido, y la consola portátil Genesis Nomad (1995). ^{[ 57 ]}

El 68000 tiene un bus de direcciones externo de 24 bits y dos señales de selección de byte que "reemplazan" a A0. Estas 24 líneas pueden, por lo tanto, direccionar 16 MB de memoria física con resolución de byte. El almacenamiento y el cálculo de direcciones utilizan 32 bits internamente; sin embargo, los 8 bits de dirección de orden superior se ignoran debido a la falta física de pines del dispositivo. Esto le permite ejecutar software escrito para un espacio de direcciones lógicamente plano de 32 bits , mientras que accede solo a un espacio de direcciones físicas de 24 bits. La intención de Motorola con el espacio de direcciones interno de 32 bits era la compatibilidad con versiones futuras, lo que hacía factible escribir software para el 68000 que aprovechara al máximo las implementaciones posteriores de 32 bits del conjunto de instrucciones del 68000. ^{[ 4 ]}

Sin embargo, esto no impidió que los programadores escribieran software incompatible con versiones posteriores. El software de "24 bits" que descartaba el byte de dirección superior, o lo usaba para fines distintos al direccionamiento, podía fallar en implementaciones de 32 bits del 68000. Por ejemplo, las primeras versiones (anteriores a la 7.0) del Mac OS de Apple usaban el byte alto de los punteros maestros de los bloques de memoria para almacenar indicadores como bloqueado y purgable . Apple comenzó a distribuir computadoras con ROM " limpias de 32 bits " a partir del lanzamiento del Mac IIci de 1989 , y las versiones posteriores del sistema operativo movieron los indicadores a una ubicación cercana.

La familia 68000 almacena enteros multibyte en memoria en orden big-endian .

La CPU cuenta con ocho registros de datos de propósito general de 32 bits (D0-D7) y ocho registros de direcciones (A0-A7). El último registro de direcciones es el puntero de pila , y los ensambladores aceptan la etiqueta SP como equivalente a A7. En aquel momento, este número de registros era adecuado en muchos sentidos. Era lo suficientemente pequeño como para permitir que el 68000 respondiera rápidamente a las interrupciones (incluso en el peor de los casos, donde era necesario guardar los 8 registros de datos D0-D7 y los 7 registros de direcciones A0-A6, un total de 15 registros), y a la vez lo suficientemente grande como para agilizar la mayoría de los cálculos, ya que podían realizarse completamente dentro del procesador sin almacenar resultados parciales en memoria. (Cabe destacar que una rutina de excepción en modo supervisor también puede guardar el puntero de pila de usuario A7, lo que sumaría un total de 8 registros de direcciones. Sin embargo, el diseño de doble puntero de pila (A7 y A7' en modo supervisor) del 68000 hace que esto sea normalmente innecesario, excepto cuando se realiza un cambio de tarea en un sistema multitarea).

El hecho de tener dos tipos de registros permite que los códigos de condición permanezcan sin cambios al manipular los registros de direcciones. Además, al dividir los 16 registros en dos tipos diferentes, se pueden codificar con solo tres bits. ^{[ 4 ]}

El 68000 tiene un registro de estado de 16 bits. Los 8 bits superiores son el byte del sistema, y ​​su modificación es privilegiada. Los 8 bits inferiores son el byte del usuario, también conocido como registro de código de condición (CCR), y su modificación no es privilegiada. Las operaciones de comparación, aritméticas y lógicas del 68000 modifican los códigos de condición para registrar sus resultados y utilizarlos en saltos condicionales posteriores. Los bits del código de condición son "acarreo" (C), "desbordamiento" (V), "cero" (Z), "negativo" (N) y "extensión" (X). El indicador "extensión" (X) merece una mención especial, ya que es independiente del indicador de acarreo . Esto permite separar el bit adicional de las operaciones aritméticas, lógicas y de desplazamiento de la aritmética de precisión múltiple de acarreo . ^{[ 58 ]}

Los diseñadores intentaron que el lenguaje ensamblador fuera ortogonal . Es decir, las instrucciones se dividen en operaciones y modos de direccionamiento , y casi todos los modos de direccionamiento están disponibles para un parámetro de casi todas las instrucciones. Hay 56 instrucciones y un tamaño mínimo de instrucción de 16 bits. Muchas instrucciones y modos de direccionamiento son más largos para incluir más datos de dirección o inmediatos.

La CPU, y posteriormente toda la familia, implementa dos niveles de privilegio. El modo de usuario otorga acceso a todo excepto a las instrucciones privilegiadas, como los controles de nivel de interrupción. ^{[ 59 ]} El privilegio de supervisor otorga acceso a todo. Una interrupción siempre se convierte en supervisora. El bit de supervisor se almacena en el registro de estado y es visible para los programas de usuario. ^{[ 59 ]}

Una ventaja de este sistema es que el nivel de supervisión tiene un puntero de pila independiente. Esto permite que un sistema multitarea utilice pilas muy pequeñas para las tareas, ya que los diseñadores no tienen que asignar la memoria necesaria para almacenar los marcos de pila de una pila máxima de interrupciones.

La CPU reconoce siete niveles de interrupción . Los niveles del 1 al 5 tienen una prioridad estricta; es decir, una interrupción de mayor prioridad siempre puede interrumpir una de menor prioridad. En el registro de estado, una instrucción privilegiada permite establecer el nivel mínimo de interrupción actual, bloqueando las interrupciones de menor o igual prioridad. Por ejemplo, si el nivel de interrupción en el registro de estado se establece en 3, los niveles superiores del 4 al 7 pueden provocar una excepción. El nivel 7 es una interrupción no enmascarable (NMI) activada por nivel. El nivel 1 puede ser interrumpido por cualquier nivel superior. El nivel 0 significa que no hay interrupción. El nivel se almacena en el registro de estado y es visible para los programas de nivel de usuario.

Las interrupciones de hardware se envían a la CPU mediante tres entradas que codifican la prioridad de interrupción pendiente más alta. Normalmente se requiere un codificador independiente para codificar las interrupciones, aunque para sistemas que no requieren más de tres interrupciones de hardware es posible conectar las señales de interrupción directamente a las entradas codificadas, a costa de una mayor complejidad de software. El controlador de interrupciones puede ser tan simple como un codificador de prioridad 74LS148 , o puede formar parte de un chip periférico de integración a muy gran escala (VLSI), como el periférico multifunción MC68901 (utilizado en la gama de ordenadores Atari ST y X68000 ), que también proporciona una UART , un temporizador y E/S paralelas.

La "tabla de excepciones" ( tabla de vectores de interrupción direcciones de vectores de interrupción) está fija en las direcciones 0 a 1023, lo que permite 256 vectores de 32 bits. El primer vector (RESET) consta de dos vectores, a saber, la dirección de pila inicial y la dirección de código inicial. Los vectores 3 a 15 se utilizan para informar varios errores: error de bus , error de dirección, instrucción ilegal , división por cero , vector CHK y CHK2, violación de privilegio (para bloquear la escalada de privilegios ) y algunos vectores reservados que se convirtieron en el emulador de la línea 1010, el emulador de la línea 1111 y el punto de interrupción de hardware . El vector 24 inicia las interrupciones reales : interrupción espuria (sin acuse de recibo de hardware) y autovectores de nivel 1 a nivel 7, luego los 16  vectores TRAP, luego algunos vectores reservados más, luego los vectores definidos por el usuario.

Dado que el vector de direcciones del código de inicio debe ser siempre válido al reiniciarse, los sistemas solían incluir memoria no volátil (por ejemplo, ROM ) que comenzaba en la dirección cero para almacenar los vectores y el código de arranque . Sin embargo, en un sistema de propósito general, es deseable que el sistema operativo pueda modificar los vectores en tiempo de ejecución. Esto se lograba a menudo haciendo que los vectores de la ROM apuntaran a una tabla de saltos en la RAM , o mediante el uso de conmutación de bancos para permitir que la ROM fuera reemplazada por la RAM en tiempo de ejecución.

El 68000 no cumple con los requisitos de virtualización de Popek y Goldberg para la virtualización completa del procesador, ya que posee una única instrucción no privilegiada, "MOVE from SR", que permite el acceso de solo lectura por software en modo usuario a una pequeña cantidad de estado privilegiado. Los procesadores 68EC000 y 68SEC000, derivados posteriores del 68000, sí cumplen con los requisitos, puesto que la instrucción "MOVE from SR" es privilegiada. Este mismo cambio se introdujo en los procesadores 68010 y posteriores.

El 68000 tampoco admite fácilmente la memoria virtual , que requiere la capacidad de interceptar y recuperarse de un acceso a memoria fallido. El 68000 proporciona una excepción de error de bus que se puede usar para interceptarla, pero no guarda suficiente estado del procesador para reanudar la instrucción fallida una vez que el sistema operativo ha gestionado la excepción. Varias empresas lograron fabricar estaciones de trabajo Unix basadas en el 68000 con memoria virtual que funcionaba utilizando dos chips 68000 funcionando en paralelo con relojes de diferentes fases. Cuando el 68000 "líder" encontraba un acceso a memoria erróneo, hardware adicional interrumpía al 68000 "principal" para evitar que también encontrara el mismo acceso a memoria erróneo. Esta rutina de interrupción gestionaba las funciones de la memoria virtual y reiniciaba el 68000 "líder" en el estado correcto para continuar la operación sincronizada cuando el 68000 "principal" regresaba de la interrupción.

Estos problemas se solucionaron en la siguiente revisión importante de la arquitectura 68k con el lanzamiento del MC68010. Las excepciones de error de bus y error de dirección transfieren una gran cantidad de estado interno a la pila del supervisor para facilitar la recuperación, y la instrucción "MOVE from SR" se convirtió en privilegiada. Se proporciona una nueva instrucción "MOVE from CCR" no privilegiada para su uso en software en modo usuario; un sistema operativo puede interceptar y emular las instrucciones "MOVE from SR" en modo usuario si lo desea.

• "Panel de historia oral sobre el desarrollo y la promoción del Motorola 68000" (PDF) (Entrevista). Entrevistado por Dave House. 23 de julio de 2007.