Freescale 683XX

La familia de microcontroladores compatibles Freescale 683xx (anteriormente Motorola 683xx ) utiliza un núcleo de CPU basado en el Motorola 68000. Esta familia fue diseñada mediante un lenguaje de descripción de hardware , lo que permite sintetizar los componentes y optimizar los procesos de fabricación, como la reducción del tamaño de los chips.

La familia 683xx utiliza dos núcleos de CPU: el 68EC000 y el CPU32. El conjunto de instrucciones del núcleo CPU32 es similar al del 68020 , sin instrucciones de campo de bits , y con algunas instrucciones exclusivas del núcleo CPU32, como las instrucciones de búsqueda en tabla e interpolación, además de un modo de parada de bajo consumo.

Los módulos del microcontrolador se diseñaron de forma independiente y se lanzaron a medida que se iban probando las nuevas CPU. Este proceso permitió a los arquitectos realizar un diseño anticipado, de modo que cuando las tecnologías de silicio estuvieron disponibles, Motorola contaba con diseños listos para implementar y lanzar al mercado. Muchos de estos submódulos se han incorporado a la línea de procesadores Coldfire .

Los microcontroladores constan de una serie de módulos conectados por un bus interno:

• Un núcleo de CPU totalmente estático , capaz de funcionar a cualquier velocidad de reloj, desde parado hasta la velocidad máxima nominal (25 o 33  MHz).
• Un núcleo de CPU diseñado para minimizar los transistores y maximizar el rendimiento.
• Interfaz serie síncrona de alta velocidad para depuración, denominada modo de depuración en segundo plano (BDM). La serie 683xx fue la primera en incorporar una interfaz serie síncrona a la CPU para realizar la depuración. Actualmente, muchas CPU utilizan una interfaz de prueba serie estándar, generalmente JTAG , para este fin.
• El módulo SIM (Módulo de Integración del Sistema) elimina gran parte de la lógica de interconexión al proporcionar selección de chips y decodificación de direcciones. El SIM también proporciona un generador de reloj, temporizadores de vigilancia para diversas operaciones del sistema, configuración de pines del procesador, un temporizador periódico y un controlador de interrupciones.

Otros módulos disponibles en varios procesadores de la familia 683xx son:

• La Unidad de Procesamiento de Sincronización (TPU) realiza prácticamente cualquier tarea relacionada con la temporización: temporizadores, contadores, control de ancho de pulso proporcional, medición de ancho de pulso, generación de pulsos, controladores de motores paso a paso, detección de cuadratura, etc. Freescale ofrece el sistema de desarrollo y el código de forma gratuita.
• Una memoria de acceso aleatorio (RAM) auxiliar funciona también como almacenamiento programable del microcontrolador para la TPU.
• Algunos modelos antiguos tienen dos contadores-temporizadores convencionales.
• Un módulo temporizador de propósito general (GPT) proporciona acumuladores de pulsos, capacidades de captura/comparación y modulación por ancho de pulso .
• Algunos modelos disponen de un procesador de interfaz de red en forma de módulo de procesador de comunicaciones (CPM) y controladores de comunicaciones serie (SCC) que pueden conectarse a buses Ethernet o HDLC .
• La mayoría de los modelos cuentan con un módulo serie en cola (QSM) que proporciona tanto una interfaz periférica serie síncrona (SPI) como capacidades UART RS-232 de nivel lógico .

Motorola anunció los procesadores 68341 y 68349 en 1993. El 68349, conocido como Dragon I, fue diseñado para ejecutar la plataforma Magic Cap de General Magic y utilizarse en dispositivos de comunicación personal. El 68341 estaba dirigido a sistemas de entretenimiento doméstico y educativos, como el Philips CD-i , y a soluciones de bajo costo y bajo consumo en general. ^{[ 1 ]}

• QUICC (Controlador de Comunicaciones Integrado Cuádruple)

• Procesadores Freescale M683xx