Articulo de referencia

Procesadores con arquitectura MIPS

Desde 1985, se han diseñado y utilizado ampliamente numerosos procesadores que implementan alguna versión de la arquitectura MIPS . Microprocesadores MIPS MIPS segmentado , que ...

Desde 1985, se han diseñado y utilizado ampliamente numerosos procesadores que implementan alguna versión de la arquitectura MIPS .

Microprocesadores MIPS

MIPS segmentado , que muestra las cinco etapas: búsqueda de instrucciones, decodificación de instrucciones, ejecución, acceso a memoria y escritura de datos.

El primer microprocesador MIPS, el R2000 , se anunció en 1985. Incorporó instrucciones de multiplicación y división de múltiples ciclos en una unidad integrada en el chip, en cierto modo independiente. Se añadieron nuevas instrucciones para recuperar los resultados de esta unidad y almacenarlos en el archivo de registros del procesador ; estas instrucciones de recuperación de resultados estaban interconectadas .

El R2000 podía arrancar en formato big-endian o little-endian . Contaba con treinta y un registros de propósito general de 32 bits, pero carecía de registro de estado ( registro de código de condición (CCR), que los diseñadores consideraban un posible cuello de botella), una característica que comparte con el AMD 29000 , el DEC Alpha y el RISC-V . A diferencia de otros registros, el contador de programa no era directamente accesible.

El R2000 también admitía hasta cuatro coprocesadores, uno de los cuales estaba integrado en la unidad central de procesamiento (CPU) principal y se encargaba de las excepciones, las interrupciones y la gestión de memoria, mientras que los otros tres se reservaban para otros usos. Uno de estos podía ser ocupado por la unidad de punto flotante (FPU) opcional R2010 , que disponía de treinta y dos registros de 32 bits que podían utilizarse como dieciséis registros de 64 bits para doble precisión.

El R3000 sucedió al R2000 en 1988, añadiendo cachés de 32  KB (que pronto se ampliaron a 64  KB) para instrucciones y datos, y soporte para multiprocesamiento de memoria compartida mediante un protocolo de coherencia de caché . Si bien el soporte para multiprocesamiento del R3000 presentaba algunas deficiencias, se utilizó con éxito en varios ordenadores multiprocesador. El R3000 también incluía una unidad de gestión de memoria (MMU) integrada , una característica común en las CPU de la época. Al igual que el R2000, el R3000 podía combinarse con una FPU R3010 . El R3000 fue el primer diseño MIPS exitoso del mercado, y finalmente se fabricaron más de un millón de unidades. Una versión más rápida del R3000, que funcionaba hasta a 40  MHz, el R3000A, ofrecía un rendimiento de 32 millones de instrucciones por segundo (MIPS), o Unidades de Rendimiento VAX (VUP). El procesador R3051 compatible con MIPS R3000A, que funcionaba a 33,8688 MHz, se utilizó en la Sony PlayStation, aunque no contaba con FPU ni MMU. Entre los diseños de terceros se incluyen el R3400 de Performance Semiconductor y el R3500 de IDT , ambos basados ​​en R3000A con una FPU R3010 integrada. El R3900 de Toshiba fue prácticamente el primer sistema en un chip (SoC) para los primeros ordenadores portátiles que ejecutaban Windows CE . Una variante resistente a la radiación para uso espacial, el Mongoose-V , es un R3000 con una FPU R3010 integrada. 

La serie R4000 , lanzada en 1991, extendió MIPS a un diseño de palabra de 64 bits completo , trasladó la FPU al chip principal para formar un microprocesador de un solo chip y tenía una alta frecuencia de reloj de 100  MHz en su lanzamiento. Sin embargo, para lograr esta frecuencia, las cachés se redujeron a 8  KB cada una y su acceso requería tres ciclos. Las altas frecuencias de reloj se lograron mediante el método de segmentación profunda (llamado entonces supersegmentación ). La versión mejorada R4400 llegó en 1993. Tenía  cachés primarias más grandes de 16 KB, un funcionamiento de 64 bits prácticamente libre de errores y soporte para una caché L2 más grande.

MIPS, ahora una división de Silicon Graphics (SGI) llamada MTI, diseñó el R4200 de bajo costo , la base del aún más económico R4300i . Un derivado de este microprocesador, el NEC VR4300, se utilizó en la consola de juegos Nintendo 64. [ 1 ]

Vista inferior del paquete del R4700 Orion con el chip de silicio expuesto, fabricado por IDT y diseñado por Quantum Effect Devices.
Vista superior del paquete para R4700 Orion

Quantum Effect Devices (QED), una empresa independiente fundada por antiguos empleados de MIPS, diseñó los procesadores R4600 Orion , R4700 Orion , R4650 y R5000 . Mientras que el R4000 priorizaba la frecuencia de reloj a costa de la capacidad de caché, los diseños de QED priorizaban las cachés de gran capacidad, accesibles en tan solo dos ciclos, y el uso eficiente del área de silicio. Los procesadores R4600 y R4700 se utilizaron en versiones económicas de la estación de trabajo SGI Indy , así como en los primeros routers Cisco basados ​​en MIPS, como las series 36x0 y 7x00. El procesador R4650 se empleó en los decodificadores WebTV originales (actualmente Microsoft TV). La FPU R5000 tenía una programación de punto flotante de precisión simple más flexible que la R4000, y como resultado, los SGI Indy basados ​​en R5000 tenían un rendimiento gráfico mucho mejor que los R4400 Indy con la misma frecuencia de reloj y el mismo hardware gráfico. SGI le dio a la antigua tarjeta gráfica un nuevo nombre cuando se combinó con R5000 , para enfatizar la mejora. Posteriormente, QED diseñó la familia de dispositivos RM7000 y RM9000 para mercados de sistemas embebidos como redes informáticas e impresoras láser. QED fue adquirida por el fabricante de semiconductores PMC-Sierra en agosto de 2000, y esta última compañía continuó invirtiendo en la arquitectura MIPS. El RM7000 incluía una caché L2 integrada de 256 KB y un controlador para caché L3 opcional. Los RM9xx0 eran una familia de dispositivos SOC que incluían periféricos de puente norte como controlador de memoria , controlador PCI , controlador Gigabit Ethernet y E/S rápidas como un puerto HyperTransport . 

El R8000 (1994) fue el primer diseño MIPS superescalar  , capaz de ejecutar dos instrucciones de enteros o coma flotante y dos instrucciones de memoria por ciclo. El diseño se distribuía en seis chips: una unidad de enteros (con cachés de instrucciones y  datos de 16 KB), una unidad de coma flotante, tres memorias RAM de etiquetas de caché secundaria totalmente personalizadas (dos para accesos a la caché secundaria y una para la monitorización del bus) y un ASIC controlador de caché. El diseño contaba con dos unidades de multiplicación y suma de doble precisión totalmente segmentadas, que podían transmitir datos desde la  caché secundaria externa de 4 MB. El R8000 impulsó los servidores POWER Challenge de SGI a mediados de la década de 1990 y posteriormente se incluyó en la estación de trabajo POWER Indigo2. Si bien el rendimiento de su FPU era adecuado para usuarios científicos, su rendimiento limitado en enteros y su elevado coste redujeron su atractivo para la mayoría de los usuarios. El R8000 se comercializó solo durante un año y sigue siendo bastante raro.

En 1995 se lanzó el R10000 . Este procesador, de diseño monochip, funcionaba a una frecuencia de reloj superior a la del R8000 y contaba con  cachés primarias de instrucciones y datos de 32 KB. Además, era superescalar, pero su principal innovación radicaba en la ejecución fuera de orden . Incluso con una única tubería de memoria y una unidad de punto flotante (FPU) más sencilla, el notable aumento en el rendimiento de enteros, su menor precio y su mayor densidad hicieron del R10000 la opción preferida para la mayoría de los clientes.

Algunos diseños posteriores se basaron en el núcleo R10000. El R12000 utilizó un proceso de 0,25 micrómetros para reducir el tamaño del chip y lograr frecuencias de reloj más altas . El R14000 revisado permitió frecuencias de reloj más altas con soporte adicional para memoria de acceso aleatorio dinámica síncrona de doble velocidad de datos ( DDR SDRAM ) y memoria de acceso aleatorio estática (SRAM) en la caché externa . Las iteraciones posteriores se denominan R16000 y R16000A , y presentan frecuencias de reloj más altas y una fabricación de chips más pequeña en comparación con las anteriores.

Otros miembros de la familia MIPS incluyen el R6000 , una implementación de lógica acoplada por emisor (ECL) producida por Bipolar Integrated Technology . El R6000 introdujo la arquitectura MIPS II. Su búfer de traducción anticipada (TLB) y su arquitectura de caché son diferentes a las de todos los demás miembros de la familia MIPS. El R6000 no ofreció las ventajas de rendimiento prometidas y, aunque se utilizó en algunos equipos de Control Data , desapareció rápidamente del mercado general.

Historia

Primer hardware

En 1981, John L. Hennessy inició el proyecto de Microprocesador sin Etapas de Segmentación Interconectadas ( MIPS ) en la Universidad de Stanford para investigar la tecnología de computadoras con conjunto de instrucciones reducido (RISC). Los resultados de su investigación lo convencieron del futuro potencial comercial de la tecnología y, en 1984, se tomó un año sabático para fundar MIPS Computer Systems . La compañía diseñó una nueva arquitectura que también se denominó MIPS e introdujo la primera implementación de MIPS, la R2000 , en 1985. La R2000 se mejoró y el diseño se presentó como la R3000 en 1988. Estas CPU de 32 bits constituyeron la base de la compañía durante la década de 1980, utilizadas principalmente en la serie de estaciones de trabajo de Silicon Graphics (SGI) y, posteriormente, en las estaciones de trabajo y servidores DECstation de Digital Equipment Corporation . Los diseños comerciales de SGI se diferenciaron del MIPS de Stanford al implementar la mayoría de las interbloqueos en hardware, proporcionando instrucciones completas de multiplicación y división (entre otras). Los diseños fueron guiados, en parte, por el arquitecto de software Earl Killian, quien diseñó la extensión del conjunto de instrucciones MIPS III de 64 bits y dirigió el trabajo en la microarquitectura R4000. [ 2 ] [ 3 ]

En 1991, MIPS lanzó el primer microprocesador de 64 bits , el R4000 . Sin embargo, MIPS tuvo dificultades financieras al lanzarlo al mercado. El diseño era tan importante para SGI, por aquel entonces uno de los pocos clientes importantes de MIPS, que SGI compró la compañía en 1992 para garantizar que el diseño no se perdiera. La nueva filial de SGI se denominó MIPS Technologies .

Arquitectura licenciable

A principios de la década de 1990, MIPS comenzó a licenciar sus diseños a proveedores externos. Esto resultó bastante exitoso debido a la simplicidad del núcleo, lo que le permitió tener muchos usos que antes habrían requerido diseños de computadoras con conjuntos de instrucciones complejos (CISC) mucho menos capaces, con un número de puertas lógicas y un precio similar; ambos factores están estrechamente relacionados: el precio de una CPU generalmente está relacionado con el número de puertas lógicas y el número de pines externos. Sun Microsystems intentó lograr un éxito similar licenciando su núcleo SPARC , pero no tuvo ni de lejos el mismo éxito. A finales de la década de 1990, MIPS era una potencia en el campo de los procesadores embebidos . Según MIPS Technologies Inc., hubo un crecimiento exponencial, con 48 millones de envíos de CPU basadas en MIPS y el 49 % de la cuota de mercado total de CPU RISC en 1997. [ 4 ] MIPS tuvo tanto éxito que SGI escindió MIPS Technologies en 1998. En la década de 2000, la mitad de los ingresos de MIPS provenían de la concesión de licencias de sus diseños, mientras que gran parte del resto provenía de trabajos de diseño por contrato de núcleos para terceros.

En 1999, MIPS Technologies sustituyó las versiones anteriores de la arquitectura MIPS por dos arquitecturas: la MIPS32 de 32 bits (basada en MIPS II con algunas características adicionales de MIPS III, MIPS IV y MIPS V) y la MIPS64 de 64 bits (basada en MIPS V). Nippon Electric Corporation ( NEC ), Toshiba y SiByte (posteriormente adquirida por Broadcom ) obtuvieron licencias para la MIPS64 tan pronto como se anunció. Posteriormente, Philips , LSI Logic e Integrated Device Technology (IDT) se unieron a ellas. Hoy en día, los núcleos MIPS son uno de los núcleos más utilizados en el mercado de dispositivos informáticos: ordenadores portátiles , decodificadores, etc.

Dado que la arquitectura MIPS es licenciable, ha atraído a varias empresas emergentes de procesadores a lo largo de los años. Una de las primeras empresas emergentes en diseñar procesadores MIPS fue Quantum Effect Devices (véase la siguiente sección). El equipo de diseño MIPS que diseñó el R4300i fundó la empresa SandCraft , que diseñó el R5432 para NEC y posteriormente produjo el SR71000 , uno de los primeros procesadores de ejecución fuera de orden para el mercado de sistemas embebidos. El equipo original de DEC StrongARM finalmente se dividió en dos empresas emergentes basadas en MIPS: SiByte, que produjo el SB-1250 , uno de los primeros sistemas en chip (SOC) de alto rendimiento basados ​​en MIPS ; mientras que Alchemy Semiconductor (posteriormente adquirida por AMD ) produjo el SoC Au-1000 para usos de bajo consumo. Lexra utilizó una arquitectura similar a MIPS y añadió extensiones DSP para el mercado de chips de audio y soporte para multihilo para el mercado de redes. Debido a que Lexra no otorgó la licencia de la arquitectura, se iniciaron dos demandas entre ambas compañías. La primera se resolvió rápidamente cuando Lexra prometió no publicitar sus procesadores como compatibles con MIPS. La segunda (relacionada con la patente MIPS 4814976 para el manejo del acceso a memoria no alineada) se prolongó, perjudicó los negocios de ambas compañías y culminó con la concesión por parte de MIPS Technologies de una licencia gratuita a Lexra y un importante pago en efectivo.

Han surgido dos empresas especializadas en la fabricación de dispositivos con procesadores multinúcleo basados ​​en la arquitectura MIPS. Raza Microelectronics, Inc. adquirió la línea de productos de la empresa en quiebra SandCraft y posteriormente produjo dispositivos con ocho núcleos para los mercados de telecomunicaciones y redes. Cavium , originalmente proveedor de procesadores de seguridad, también fabricó dispositivos con ocho núcleos de CPU, y más tarde hasta 32, para los mismos mercados. Ambas empresas diseñaron sus núcleos internamente, limitándose a licenciar la arquitectura en lugar de adquirirlos de MIPS.

El escritorio

Entre los fabricantes que han producido sistemas de estaciones de trabajo informáticas utilizando procesadores MIPS se encuentran SGI , MIPS Computer Systems, Inc. , Whitechapel Workstations , Olivetti , Siemens-Nixdorf , Acer , Digital Equipment Corporation , NEC y DeskStation .

Entre los sistemas operativos adaptados a esta arquitectura se incluyen IRIX de SGI , Windows NT de Microsoft (hasta la versión 4.0), Windows CE , Linux , FreeBSD , NetBSD , OpenBSD , UNIX System V , SINIX , QNX y el propio RISC/os de MIPS Computer Systems .

A principios de la década de 1990, se especuló con que los procesadores MIPS y otros potentes procesadores RISC superarían la arquitectura Intel IA-32 . Esto se vio impulsado por la compatibilidad de las dos primeras versiones de Windows NT de Microsoft con Alpha , MIPS y PowerPC , y en menor medida con la arquitectura Clipper y SPARC . Sin embargo, a medida que Intel lanzó rápidamente versiones más rápidas de sus CPU de la clase Pentium , Microsoft Windows NT v4.0 dejó de ser compatible con cualquier arquitectura que no fuera IA-32 y Alpha. Con la decisión de SGI de migrar a las arquitecturas Itanium e IA-32 en 2007 (tras declararse en bancarrota en 2006 [ 5 ] ) y su adquisición por Rackable Systems, Inc. en 2009 , el soporte para el mercado de consumo MIPS/IRIX finalizó en diciembre de 2013, tal como estaba previsto. No obstante, aún existe un equipo de soporte para casos especiales y sistemas reacondicionados, que todavía están disponibles de forma limitada. [ 6 ]

Mercados integrados

El Ingenic JZ4725 es un ejemplo de un SoC basado en MIPS .

Durante la década de 1990, la arquitectura MIPS fue ampliamente adoptada por el mercado de sistemas embebidos, incluyendo su uso en redes informáticas , telecomunicaciones , videojuegos arcade , consolas de videojuegos , impresoras de ordenador , decodificadores digitales , televisores digitales , módems DSL y de cable , y asistentes digitales personales .

El bajo consumo de energía y la escasa generación de calor de las implementaciones MIPS integradas, la amplia disponibilidad de herramientas de desarrollo para sistemas embebidos y el conocimiento de su arquitectura hacen que el uso de microprocesadores MIPS en aplicaciones integradas probablemente siga siendo habitual.

Núcleos sintetizables para mercados integrados

En los últimos años, la mayor parte de la tecnología empleada en las distintas generaciones de MIPS se ha ofrecido como núcleos de propiedad intelectual de semiconductores (núcleos IP), que sirven como bloques de construcción para el diseño de procesadores embebidos . Se ofrecen núcleos básicos de 32 y 64 bits , conocidos como 4K y 5K . Estos núcleos pueden combinarse con unidades de expansión como unidades de punto flotante (FPU), sistemas de instrucción única y datos múltiples ( SIMD ), diversos dispositivos de entrada/salida (E/S), etc.

Los núcleos MIPS han tenido éxito comercial y ahora se utilizan en numerosos dispositivos de consumo e industriales. Se pueden encontrar en los routers más recientes de Cisco , Linksys y Mikrotik, módems de cable y módems ADSL ( línea de abonado digital asimétrica ), tarjetas inteligentes , impresoras láser , decodificadores , robots y ordenadores de mano. En teléfonos móviles y PDA, MIPS no ha logrado, en gran medida, desplazar a la arquitectura ARM , la principal competidora .

Los procesadores con arquitectura MIPS incluyen: IDT RC32438; ATI/AMD Xilleon ; Alchemy Au1000, 1100, 1200; Broadcom Sentry5; RMI XLR7xx, Cavium Octeon CN30xx, CN31xx, CN36xx, CN38xx y CN5xxx; Infineon Technologies EasyPort, Amazon, Danube, ADM5120, WildPass, INCA-IP, INCA-IP2; Microchip Technology PIC32; NEC EMMA y EMMA2, NEC VR4181A, VR4121, VR4122, VR4181A, VR4300, VR5432, VR5500; Oak Technologies Generation; PMC-Sierra RM11200; QuickLogic QuickMIPS ESP; Toshiba Donau , Toshiba TMPR492x, TX4925, TX9956, TX7901; KOMDIV-32 , KOMDIV-64 , ELVEES Multicore de Rusia.

Supercomputadoras basadas en MIPS

Un uso menos común de la arquitectura MIPS es en supercomputadoras con un gran número de procesadores. Silicon Graphics (SGI) reorientó su negocio, pasando de las estaciones de trabajo gráficas de escritorio al mercado de la computación de alto rendimiento a principios de la década de 1990. El éxito de la primera incursión de la compañía en sistemas de servidores, la serie Challenge basada en los procesadores R4400 y R8000 , y posteriormente en el R10000 , motivó a SGI a crear un sistema mucho más potente. La introducción del procesador integrado R10000 permitió a SGI producir un sistema, el Origin 2000 , que eventualmente se podía escalar a 1024 CPU utilizando su interconexión NUMAlink cc-NUMA. El Origin 2000 dio origen a la serie Origin 3000 , que alcanzó el mismo máximo de 1024 CPU, pero utilizando los chips R14000 y R16000 de hasta 700  MHz. Sus supercomputadoras basadas en MIPS fueron retiradas en 2005 cuando SGI tomó la decisión estratégica de migrar a la arquitectura Itanium IA-64 de Intel .

La empresa emergente de computación de alto rendimiento SiCortex presentó en 2007 una supercomputadora masivamente paralela basada en MIPS. Estas máquinas se basan en la arquitectura MIPS64 y una interconexión de alto rendimiento que utiliza una topología de grafo de Kautz . El sistema es muy eficiente en consumo de energía y computacionalmente potente. El aspecto más innovador del sistema fue su nodo de procesamiento multinúcleo, que integra seis núcleos MIPS64, un controlador de memoria de conmutación de barra cruzada , un motor de acceso directo a memoria (DMA) de interconexión , Gigabit Ethernet y controladores PCI Express , todo en un solo chip que consume solo 10 vatios de potencia, pero que tiene un rendimiento máximo de punto flotante de 6 gigaFLOPS . La configuración más potente, la SC5832, es una supercomputadora de un solo gabinete que consta de 972 chips de nodo para un total de 5832 núcleos de procesador MIPS64 y 8,2 teraFLOPS de rendimiento máximo.

Loongson

Loongson es una familia de microprocesadores compatibles con MIPS diseñados por el Instituto de Tecnología Informática (ICT) de la Academia China de Ciencias . Diseñados de forma independiente por los chinos, los primeros modelos carecían de soporte para cuatro instrucciones que habían sido patentadas por MIPS Technologies. [ 7 ] En junio de 2009, ICT obtuvo la licencia de las arquitecturas MIPS32 y MIPS64 de MIPS Technologies. [ 8 ] A partir de 2006, muchas empresas lanzaron ordenadores basados ​​en Loongson, incluyendo nettops y netbooks diseñados para un uso de bajo consumo. [ 9 ] [ 10 ]

En los últimos años, el chip espacial Loongson (1E04/1E0300/1E1000, 1F04/1F0300, 1J) se ha utilizado en 3 a 5 satélites de navegación Beidou.

Amanecer 6000

La supercomputadora Dawning 6000 , con un rendimiento proyectado superior a 1  PFLOPS , utilizará el procesador Loongson . Actualmente , la Dawning 6000 está siendo desarrollada conjuntamente por el ICT y la empresa Dawning Information Industry Company. Li Guojie, presidente de Dawning Information Industry Company y director y académico del ICT, afirmó que se espera que la investigación y el desarrollo de la Dawning 6000 concluyan en dos años. Para entonces, se prevé que las computadoras de alto rendimiento de fabricación china alcancen dos objetivos principales: primero, la adopción de procesadores de fabricación nacional; segundo, la transformación de la estructura de sistema basada en clústeres de las computadoras de alto rendimiento una vez que el rendimiento alcance 1 PFLOPS. 

MIPS Aptiv

Anunciada en 2012, [ 11 ] la familia MIPS Aptiv incluye tres productos de CPU de 32 bits basados ​​en la arquitectura MIPS32 Release 3.

microAptiv

microAptiv [ 12 ] es un núcleo de procesador integrado compacto y en tiempo real con una arquitectura de cinco etapas y el conjunto de instrucciones de compresión de código microMIPS. microAptiv puede configurarse como un microprocesador (microAptiv UP) con cachés de instrucciones y datos y una unidad de gestión de memoria, o como un microcontrolador (microAptiv UC) con una unidad de protección de memoria (MPU). La CPU integra funcionalidades DSP y SIMD para satisfacer los requisitos de procesamiento de señales de segmentos integrados de nivel básico, como control industrial, contadores inteligentes, automoción y comunicaciones cableadas e inalámbricas.

interAptiv

interAptiv [ 13 ] es un núcleo multiprocesador que aprovecha una arquitectura de nueve etapas con multihilo. Este núcleo se puede utilizar para tareas altamente paralelas que requieren optimización de costos y consumo de energía, como pasarelas inteligentes, procesamiento de banda base en equipos de usuario LTE y celdas pequeñas, controladores de unidades de estado sólido (SSD) y equipos automotrices.

proAptiv

proAptiv [ 14 ] es un núcleo de procesador superescalar de ejecución fuera de orden que está disponible en versiones de un solo núcleo y de varios núcleos. proAptiv está diseñado para el procesamiento de aplicaciones en electrónica de consumo conectada y para el procesamiento del plano de control en redes.

Guerrero MIPS

Anunciada en junio de 2013, [ 15 ] la familia MIPS Warrior incluye varios productos de CPU de 32 bits y 64 bits basados ​​en las arquitecturas MIPS Release 5 y 6.

Guerrero clase M

Núcleos MIPS de 32 bits para aplicaciones integradas y de microcontroladores:

  • Núcleos MIPS M5100 y MIPS M5150 (MIPS32 Release 5): [ 16 ] arquitectura de canalización de cinco etapas, ISA microMIPS, el módulo MIPS DSP r2, manejo rápido de interrupciones, capacidades avanzadas de depuración/perfilado y administración de energía.
  • Núcleos MIPS M6200 y M6250 (MIPS32 Release 6): [ 17 ] arquitectura de pipeline de seis etapas, ISA microMIPS, DSP dedicado y módulo SIMD

Guerrero de primera clase

CPU MIPS de 64 bits para aplicaciones integradas de alto rendimiento y bajo consumo:

  • Núcleo multiprocesador MIPS I6400 (MIPS64 Release 6): [ 18 ] multihilo simultáneo (SMT), virtualización de hardware, SIMD de 128 bits, administración de energía avanzada, seguridad multicontexto, extensible a operación multiclúster coherente.

Guerrero clase P

Procesadores de aplicaciones MIPS de 32 y 64 bits:

  • Núcleo multiprocesador MIPS P5600 (MIPS32 Release 5): [ 19 ] virtualización de hardware con recorrido de tabla de hardware, SIMD de 128 bits, direccionamiento físico extendido (XPA) de 40 bits
  • Núcleo multiprocesador MIPS P6600 (MIPS64 Release 6): virtualización de hardware con recorrido de tabla de hardware, SIMD de 128 bits

Trivialidades

El personaje del conejo MIPS de Super Mario 64 recibió su nombre del microprocesador MIPS.

Véase también

Referencias

  1. Bridgman, Aston (20 de enero de 1998). "NEC ofrece dos microprocesadores RISC de 64 bits de alto rendimiento y coste" . NEC Corporation (Comunicado de prensa) . Consultado el 12 de enero de 2021 .
  2. "Consejo Asesor" . Paravirtual. 2006. Archivado del original el 13 de febrero de 2012. Recuperado el 26 de noviembre de 2010 .
  3. "S-1 Supercomputer Alumni: Earl Killian" . Universidad de Clemson. 28 de junio de 2005. Recuperado el 26 de noviembre de 2010. El trabajo inicial de Earl Killian... Como director de arquitectura de MIPS, diseñó la extensión del conjunto de instrucciones de 64 bits de MIPS III y dirigió el trabajo en la microarquitectura R4000. Fue cofundador de QED, que creó los procesadores MIPS R4600 y R5000. Más recientemente, fue arquitecto jefe en Tensilica, donde trabajó en procesadores configurables/extensibles.
  4. "Folleto MIPS" (PDF) . MIPS Technologies Inc. Archivado del original (PDF) el 4 de junio de 2016. Consultado el 2 de marzo de 2013 .
  5. Patrick Fitzgerald (6 de mayo de 2006). "Silicon Graphics busca acogerse al Capítulo 11 ante la caída de las ventas" . Wall Street Journal .
  6. "Fin de la disponibilidad general de los productos MIPS® IRIX®" . 2013.
  7. "El dilema de China con los microprocesadores" . The Linley Group.
  8. "El Instituto de Tecnología Informática de China licencia las arquitecturas MIPS estándar de la industria" . Archivado del original el 8 de mayo de 2011. Consultado el 21 de abril de 2017 .
  9. "Artículo de LinuxDevices sobre el Municator" .{{cite web}}: CS1 maint: servicio de archivado obsoleto ( enlace )
  10. " Especificaciones de Yeelong " . LinuxDevices. 22 de octubre de 2008.{{cite web}}: CS1 maint: servicio de archivado obsoleto ( enlace )
  11. S., Ganesh T. (10 de mayo de 2012). "MIPS Technologies actualiza su línea de IP de procesadores con la serie Aptiv" . Anandtech . Archivado del original el 12 de mayo de 2012. Recuperado el 22 de junio de 2016 .
  12. "Núcleo de procesador microAptiv" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  13. "Núcleo del procesador interAptiv" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  14. "proAptiv Processor Core" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  15. "Presentamos los núcleos de CPU MIPS Series5 'Warrior': la próxima revolución en propiedad intelectual de procesadores de Imagination" . Imagination Technologies . 26 de junio de 2013. Consultado el 22 de junio de 2016 .
  16. "Familia principal M-Class M51xx" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  17. "Núcleos de procesador M-Class M6200 y M6250" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  18. "Núcleo multiprocesador I-Class I6400" . Imagination Technologies . Consultado el 22 de junio de 2016 .
  19. "Núcleo multiprocesador P-Class P5600" . Imagination Technologies . Consultado el 22 de junio de 2016 .