Microprocesador R2000

El R2000 es un chipset de microprocesador de 32 bits desarrollado por MIPS Computer Systems que implementaba la arquitectura del conjunto de instrucciones (ISA) MIPS I. Presentado en mayo de 1986, fue una de las primeras implementaciones comerciales de una arquitectura RISC , precedida únicamente por el IBM RT PC . ^{[ 1 ]} El R2000 compitió con las minicomputadoras VAX de Digital Equipment Corporation (DEC) y con los microprocesadores Motorola 68020 e Intel Corporation 80386. Entre los usuarios del R2000 se encontraban Ardent Computer , DEC, Silicon Graphics , Northern Telecom y las estaciones de trabajo Unix de MIPS . El "primer cliente confirmado" del R2000 fue Prime Computer . ^{[ 2 ]}

El chipset constaba del microprocesador R2000, el acelerador de punto flotante R2010 y cuatro chips de búfer de escritura R2020. El chip central R2000 ejecutaba todas las instrucciones que no eran de punto flotante con una sencilla tubería corta. Este chip también controlaba las cachés externas de código y datos, compuestas por chips SRAM estándar rápidos organizados con indexación directa y una latencia de lectura de un ciclo. El chip R2000 contenía un pequeño búfer de traducción de direcciones para mapear direcciones de memoria virtual . El chip R2010 albergaba los registros de punto flotante , las rutas de datos de punto flotante y su tubería simple más larga. Las escrituras en la memoria principal DRAM tardaban varios ciclos en completarse, pero los chips R2020 ponían en cola y completaban hasta 4 escrituras pendientes en la memoria principal, lo que permitía que el núcleo R2000 continuara sin bloquearse. En ausencia de fallos de caché, este chipset mantenía una tasa de finalización de instrucciones de una instrucción por ciclo de la ALU . Esto era más eficiente que los microprocesadores no RISC de la época, que necesitaban varios ciclos por instrucción. El R2000A inicial, con una frecuencia de reloj de 12,5 MHz, ofrecía entre 8 y 10 millones de instrucciones enteras por segundo (MIPS), o 0,9 millones de operaciones de punto flotante por segundo (MFLOPS), y aparecería en estaciones de trabajo como la SGI IRIS 4D de 1987 y la DECstation 2100 de 1988. ^{[ 3 ] [ 4 ]} En 1986 también se vio tecnología similar en el primer microprocesador SPARC de Sun, el primer microprocesador PA-RISC de Hewlett Packard y los primeros kits de evaluación Acorn RISC Machine (ARM) que se enviaron a los desarrolladores. ^{[ 5 ]}

La velocidad general estaba limitada por el tamaño de la caché y el tiempo de ciclo de la misma. El chipset R2000 y la memoria SRAM se vendieron inicialmente solo como una placa de circuito completa para garantizar una buena sincronización del bus de caché. En 1987, los fabricantes de sistemas comenzaron a utilizar el chipset en nuevos diseños de placas.

El R2000 estaba disponible en  versiones de 8,3, 12,5 y 15 MHz. El chip contenía 110 000 transistores y medía 80  mm² en un proceso CMOS de doble metal de 2,0 μm . MIPS era una empresa de semiconductores sin fábrica propia ^, es decir, no tenía la capacidad de fabricar circuitos integrados . El chipset fue fabricado inicialmente para MIPS por Sierra Semiconductor y Toshiba . En diciembre de 1987, MIPS otorgó licencias a Integrated Device Technology , LSI Logic y Performance Semiconductor para fabricar y comercializar también el R2000. Sierra y Toshiba continuaron prestando sus servicios como fundiciones. 

LSI fabricó el chipset con su  proceso CMOS de doble metal de 2,0 μm y lo comercializó como LR2000. Performance Semiconductor fabricó el chipset con su  proceso CMOS de doble metal PACE-I de 0,8 μm y lo comercializó como PR2000.

En 1988 se presentó una versión mejorada, la R2000A. Estaba compuesta por los circuitos integrados R2000A y R2010A. Operaba a 12,5 y 16,67  MHz. Se ha utilizado ampliamente en aplicaciones integradas , como controladores de impresoras.

En 1988, al R2000 le siguió el R3000 , que utilizaba un diseño de sistema general similar pero con una implementación de chips más rápida.

• Furber, Stephen Bo (1989). Arquitectura y organización VLSI RISC . pág.  132. CRC Press .