Estación DEC

La DECstation 3100 y 2100 utiliza un procesador R2000 , un coprocesador de punto flotante R2010 y cuatro búferes de escritura R2020. El R2000 utiliza una caché de instrucciones de mapeo directo externa de 64  KB ^{[ 26 ]}  y una caché de datos de escritura directa de mapeo directo de 64 KB con un tamaño de línea de caché de cuatro bytes. ^{[ 23 ]} Cuatro R2020 implementan un búfer de escritura de cuatro etapas para mejorar el rendimiento al permitir que el R2000 escriba en su caché de datos de escritura directa sin detenerse.

El microprocesador R2000 podía configurarse para funcionar en modo big-endian o little-endian. En la familia DECstation, se optó por el modo little-endian para mantener la compatibilidad tanto con la familia VAX como con el creciente número de PC con procesadores Intel.

El sistema de memoria de las DECstation 3100 y 2100 contiene memoria del sistema basada en DRAM y búferes de fotogramas basados ​​en VRAM . La cantidad de memoria del sistema admitida es de 4 a 24  MB, organizada en seis bancos de memoria física. Estos sistemas tienen 12 ranuras SIMM que utilizan  módulos SIMM de 2 MB, cada uno con 1.048.576 palabras × 18 bits de DRAM. Los módulos SIMM se instalan en pares (en incrementos de 4  MB) y el sistema de memoria está protegido por paridad de bytes. El búfer de fotogramas monocromo se implementa con un  módulo SIMM VFB01 de 256 KB y el búfer de fotogramas a color, con un  módulo SIMM VBF02 de 1 MB. Si falta alguno de estos módulos SIMM, el búfer de fotogramas no se puede utilizar. Las ranuras SIMM están diseñadas para 25 ciclos de extracción e inserción, siendo cinco el límite recomendado.

La capacidad gráfica se proporcionaba mediante dos módulos de búfer de fotogramas: el monocromático y el de color. El búfer monocromático admite color de 1 bit y una resolución de 1024 × 864 píxeles, mientras que el de color admite color de 8 bits y la misma resolución. Ambos utilizan el Brooktree Bt478 RAMDAC con tres mapas de color de 8 bits y 256 entradas. El cursor de hardware se genera mediante el DC503 PCC (chip de cursor programable), que proporciona un cursor de color de 2 bits y 16 × 16 píxeles. El búfer de color dispone de una máscara de escritura de 8 bits, también conocida como "máscara de plano", que se utiliza para seleccionar los píxeles que se actualizarán. Ninguno de los búferes de fotogramas utiliza toda la memoria proporcionada por el módulo, ya que esta se organiza en 1024 × 1024 píxeles, por lo que solo se utilizan los 864 píxeles superiores para la visualización. Las áreas no utilizadas de la memoria de búfer de fotogramas pueden usarse para almacenar estructuras gráficas como fuentes, aunque se consideró que esto no ofrecía "ninguna ventaja de rendimiento sobre la memoria principal" y, en el contexto del servidor X implementado por Digital, habría complicado la gestión de memoria involucrada. ^{[ 27 ]} Los búferes de fotogramas no están protegidos por paridad, a diferencia del resto de la memoria del sistema. Se utiliza un conector DB15 macho para el vídeo. El conector utiliza señales compatibles con RS343A/RS170.

Estas estaciones DEC cuentan con Ethernet de 10 Mbit/s integrada , proporcionada por un controlador de red de área local AMD 7990 LANCE  (Local Area Network Controller for Ethernet) y un adaptador de interfaz serie AMD 7992 SIA (Serial Interface Adapter), que implementa la interfaz mediante un conector Ethernet BNC ThinWire. Se incluye un búfer de red de 32 768 palabras × 16 bits (64 KB) construido con memorias SRAM para mejorar el rendimiento. Una memoria ROM de dirección de estación Ethernet (ESAR) de 32 palabras y 8 bits proporciona la dirección MAC . Está montada en un zócalo DIP y es extraíble.

La  interfaz SCSI de terminación simple de 5 MB/s la proporciona una matriz de puertas DC7061 SII con un búfer SCSI de 64 KB x 16 bits (128  KB) para mejorar el rendimiento. La interfaz SCSI está conectada a las bahías internas de 3,5 pulgadas y a un puerto externo (conector macho HONDA68) para la conexión a cajas de expansión de unidades.

Estos sistemas cuentan con cuatro líneas serie asíncronas proporcionadas por una matriz de puertas DC7085. De las cuatro líneas serie, solo la tercera dispone de las señales de control de módem necesarias para su funcionamiento. Se incluye un conector MMJ de 4 pines para la línea del teclado, un conector DIN de 7 pines para la línea del ratón y dos conectores MMJ de 6 pines para las líneas de la impresora y el módem. El reloj en tiempo real es un Motorola MC146818, que también dispone de 50 bytes de RAM para almacenar la información de configuración de la consola, y los 256  KB de ROM para almacenar el software de arranque y autodiagnóstico se proporcionan mediante dos  ROM de 128 KB en zócalos DIP.

La carcasa utilizada por las estaciones de trabajo DECstation 3100 y 2100 es idéntica a la de la VAXstation 3100, ya que ambos sistemas emplean un módulo mecánico idéntico. La carcasa puede alojar dos unidades de 3,5 pulgadas, montadas en bandejas sobre el módulo. Este módulo se ubica a la izquierda de la carcasa, al igual que la fuente de alimentación, que ocupa una cuarta parte del espacio interior.

Existían tres modelos del módulo de CPU, que contiene el subsistema de la CPU. El primer modelo incluye un chipset compuesto por una CPU R3000A  de 20, 25 o 33 MHz y una FPU R3010, junto con una caché de instrucciones de 64 KB y una caché de datos de 64 KB. Ambas cachés son de mapeo directo y tienen una línea de caché de 4 bytes. La caché de datos es de escritura directa. Todos los componentes del módulo de CPU funcionan a la misma frecuencia de reloj que la R300A.  

También está presente un ASIC CPUCTL, cuya función es proporcionar interfaz y almacenamiento en búfer entre el módulo de CPU más rápido y el  módulo del sistema más lento de 12,5 MHz. El ASIC CPUCTL también implementa un  TURBOchannel de 12,5 MHz que sirve como interconexión del sistema. ^{[ 32 ]}

El segundo modelo es una versión revisada del primer módulo, con un  R3000A y un R3010 de 20 o 25 MHz que utiliza encapsulado de plástico, mientras que el modelo anterior utilizaba encapsulado cerámico. El tercer modelo contiene un microprocesador R4000  con cachés internas de instrucciones y datos, complementado con una caché secundaria de 1 MB.

Estos sistemas cuentan con 8  MB de memoria integrada y cuatro ranuras SIMM que permiten ampliar la memoria en 32  MB, hasta un total de 40  MB. Estas ranuras admiten módulos SIMM de 2 y 8  MB en pares. Todos los módulos SIMM del sistema deben ser del mismo tamaño. El bus de memoria tiene un ancho de 40 bits, de los cuales 32 se utilizan para datos y 4 para la paridad de bytes. El ASIC de control de memoria gestiona la memoria y se comunica con el subsistema de la CPU a través del bus TURBOchannel.

La expansión se proporciona mediante dos ranuras TURBOchannel, cada una con 64  MB de espacio de direcciones físicas.

La Personal DECstation cuenta con un búfer de fotogramas de color integrado de 8 bits capaz de alcanzar una resolución de 1024 × 768 a una frecuencia de actualización de 72  Hz. El búfer de fotogramas consta de 1  MB de VRAM organizado en 262 144 palabras de 32 bits, donde cada palabra de 32 bits contiene cuatro píxeles de 8 bits. El búfer de fotogramas utiliza un RAMDAC INMOS IMS G332 con una tabla de búsqueda de color de 24 bits y 256 entradas, que selecciona 256 colores para su visualización de una paleta de 16 777 216. ^{[ 32 ]} El búfer de fotogramas se trata como parte del subsistema de memoria.

El subsistema de E/S proporciona al sistema un bus SCSI de 8 bits de terminación simple,  Ethernet de 10 Mbit/s, línea serie, el bus serie de escritorio y audio analógico. El SCSI lo proporciona un controlador SCSI avanzado (ASC) NCR 53C94 . La Ethernet la proporciona un controlador de red de área local (LANCE) AMD Am7990 para Ethernet y un adaptador de interfaz serie (SIA) AMD Am7992 que implementa la interfaz AUI . Un puerto serie único con capacidad de 50 a 19 200 baudios y control total del módem lo proporciona un controlador de comunicaciones serie (SCC) Zilog Z85C30. El audio analógico y la compatibilidad con ISDN los proporciona un controlador de abonado digital (DSC) AMD 79C30A. Estos dispositivos se conectan al ASIC IOCTL mediante dos buses de 8 bits o un bus de 16 bits. El ASIC interconecta el subsistema con la interconexión TURBOchannel.

Cada miembro de la serie Modelo 200 tenía un subsistema de CPU único. El subsistema de CPU del Modelo 200 se encuentra en el módulo del sistema KN02 y contiene un chipset compuesto por la CPU R3000  , la FPU R3010 y la MB R3220 (búfer de escritura/memoria de seis etapas). También forma parte del subsistema la  caché de instrucciones externa del procesador de 64 KB y  la caché de datos de escritura directa de 64 KB. En contraste, el subsistema de CPU del Modelo 240 se encuentra en una tarjeta hija, el módulo de CPU, y no utiliza un chipset de procesador,  sino que incorpora un único R3400 de 40 MHz. El R3400 integra la CPU R3000A y la FPU R3010 en un solo chip y encapsulado. La  caché de instrucciones externa del procesador de 64 KB y  la caché de datos de 64 KB están conectadas al R3400 mediante un  bus de 40 MHz que también sirve como ruta de datos al ASIC MB. El subsistema de CPU del Modelo 260 también se encuentra en una tarjeta hija del módulo de CPU, pero cuenta con un R4000  de 120 MHz (60  MHz externo) con cachés internas de instrucciones y datos, y una caché secundaria externa. El subsistema de CPU del Modelo 260 es único en la Serie Modelo 200, ya que contiene el firmware de la ROM de arranque , a diferencia de los demás modelos, que tienen su ROM de arranque ubicada en el módulo del sistema. Esta diferencia se debe a que el R4000 requiere un firmware diferente que no se podía reemplazar al actualizar un Modelo 240 a un Modelo 260.

Las diferencias en la provisión del subsistema de CPU tuvieron un impacto en el diseño de las actualizaciones de CPU para la gama DECstation. Las actualizaciones "de encaje a presión" que proporcionaban la CPU R4000, diseñadas como módulos de CPU de reemplazo, se anunciaron para "todas las DECstation actuales" en 1992. Sin embargo, una actualización de CPU para el Modelo 200 requería una placa base de reemplazo. ^{[ 37 ]}

La serie Modelo 200 tiene 15 ranuras SIMM ubicadas en el módulo del sistema que pueden albergar de 8 a 480  MB de memoria. ^{[ 34 ] [ 36 ]} Se utilizan módulos de matriz de memoria (SIMM) propietarios de 128 pines con capacidades de 8  MB (39  chips DRAM de 1 Mbit) o ​​32  MB (39  chips DRAM de 4 Mbit). Todos los SIMM instalados en un sistema deben ser del mismo tamaño. Si  se utilizan SIMM de 8 MB, el sistema puede contener de 8 a 120  MB de memoria. Si  se utilizan SIMM de 32 MB, el sistema puede contener de 32 a 480  MB de memoria. El subsistema de memoria opera a 25  MHz y tiene un ancho de 32 bits para coincidir con la longitud de palabra nativa del R3000. El subsistema de memoria está protegido por un esquema ECC con siete bits de verificación para cada transacción de 32 bits.

Las memorias SIMM se intercalan bidireccionalmente mediante el método de orden bajo, donde las direcciones de memoria pares e impares se tratan como bancos de memoria independientes. El intercalado del subsistema de memoria duplica el ancho de banda de un subsistema de memoria no intercalado que utiliza las mismas DRAM, lo que permite que la serie Modelo 200 alcance un ancho de banda máximo efectivo de 100  MB/s.

Se puede instalar un módulo NVRAM  opcional de 1 MB que proporciona una caché de disco para mejorar el rendimiento en una de las ranuras SIMM (ranura 14, la ranura SIMM más cercana al borde frontal del módulo del sistema). El módulo utiliza una batería para evitar la pérdida de datos en caso de fallo de alimentación. El módulo solo es útil cuando se instala el software opcional. ^{[ 36 ]}

El modelo 200 utiliza componentes discretos para implementar la lógica del subsistema de memoria. En el modelo 240, estos componentes discretos se reemplazan por tres ASIC: el ASIC MB, el ASIC MT y el ASIC MS. El ASIC MB (Memory Buffer) actúa como interfaz entre el  dominio del módulo de CPU de 40 MHz y el  dominio del módulo del sistema de 25 MHz. Está conectado al ASIC MT, que funciona como controlador de memoria. El ASIC MT proporciona control y actualización de memoria, gestiona el DMA y las transacciones de memoria, y realiza comprobaciones ECC. El ASIC MS (Memory Strobe) proporciona 15 conjuntos de líneas de control de memoria y enruta las señales de control de memoria desde el ASIC MT al SIMM de destino. El ASIC MS reemplaza 16 componentes discretos utilizados en el modelo 200 y también genera la  señal de reloj del sistema de 25 MHz, reemplazando otros tres componentes discretos utilizados en el modelo 200.

La serie Modelo 200 utiliza la interconexión TURBOchannel para la expansión y todos los modelos tienen tres ranuras de opción TURBOchannel. El Modelo 200 proporciona 4  MB de espacio de direcciones físicas para cada opción TURBOchannel, ^{[ 36 ]} mientras que los Modelos 240 y 260 proporcionan 8 MB. ^{[ 34 ]} TURBOchannel en los Modelos 240 y 260 funciona a 25  MHz. En los Modelos 240 y 260, el ASIC MT implementa TURBOchannel y actúa como controlador.

El subsistema de E/S del Modelo 200 es significativamente diferente al de los Modelos 240 y 260. En el Modelo 200, las capacidades Ethernet y SCSI se proporcionan mediante dos módulos de opción TURBOchannel integrados: PMAD-AA para Ethernet y PMAZ-AA para SCSI. El PMAD-AA utiliza un controlador AMD 7990 LANCE (Local Area Network Controller for Ethernet), que proporciona Ethernet 10BASE-T. La interfaz se implementa mediante un adaptador AMD 7992 SIA ( Serial Interface Adapter ) y un conector BNC ThinWire. El bus SCSI de 8 bits de terminación simple se proporciona mediante un controlador NCR 53C94 ASC (Advanced SCSI Controller). Ambos módulos de opción integrados cuentan con 128  KB de SRAM cada uno, que actúa como búfer para mejorar el rendimiento. También se proporcionan cuatro líneas serie para el teclado, el ratón, el puerto de comunicaciones y la impresora. Estas líneas se implementan mediante dos DC7085. También incluye un reloj en tiempo real Dallas Semiconductor DS1287 con 50 bytes de NVRAM, así como una  ROM de arranque y diagnóstico del sistema de 256 KB en un zócalo.

En contraste, el subsistema de E/S de los modelos 240 y 260 se basa en un ASIC controlador de E/S que actúa como puente entre TURBOchannel y los dos buses de E/S que implementa. Dispositivos de E/S como los dos SCC (controladores de comunicaciones serie) Zilog Z85C30, un ASC NCR 53C94, un AMD 7990 LANCE, el reloj en tiempo real Dallas Semiconductor DS1287 y la ROM del sistema están conectados a los buses de E/S. El ASIC controlador de E/S no se introdujo en el modelo 240, sino que apareció por primera vez en la serie del modelo 100, pero el ASIC utilizado en el modelo 240 se diferencia por tener una frecuencia de reloj dos veces mayor, de 25  MHz en lugar de 12,5  MHz. El subsistema de E/S del modelo 240 se utilizaría posteriormente en el DEC 3000 AXP en una forma modificada. ^{[ 38 ]}