
DEC 3000 AXP fue el nombre que recibió una serie de estaciones de trabajo y servidores informáticos fabricados por Digital Equipment Corporation entre 1992 y 1995 aproximadamente . La serie DEC 3000 AXP formó parte de la primera generación de sistemas informáticos basados en la arquitectura Alpha AXP de 64 bits . Los sistemas operativos compatibles con la serie DEC 3000 AXP fueron DEC OSF/1 AXP (posteriormente renombrado Digital UNIX ) y OpenVMS AXP (posteriormente renombrado OpenVMS ).
Todos los modelos DEC 3000 AXP utilizaban el procesador DECchip 21064 (EV4) o DECchip 21064A (EV45) y heredaban diversas características de los modelos DECstation anteriores basados en la arquitectura MIPS , como el bus TURBOchannel y el subsistema de E/S.
La serie DEC 3000 AXP fue sustituida a finales de 1994, y los modelos de estación de trabajo fueron reemplazados por la línea AlphaStation , mientras que los modelos de servidor fueron reemplazados por la línea AlphaServer .
Modelos
Existían tres familias de modelos DEC 3000, con los nombres en clave Pelican , Sandpiper y Flamingo . Dentro de Digital, esto hizo que la serie DEC 3000 fuera conocida cariñosamente como "las aves marinas".
Nota: Las configuraciones de servidor de los sistemas Modelo 400/500/600/700/800/900 tenían el sufijo "S".
Descripción
La lógica en los sistemas basados en Flamingo y Sandpiper se encuentra en dos módulos ( placas de circuito impreso ): el módulo de CPU y el módulo de E/S. El módulo de CPU es la placa de mayor tamaño. Ambos módulos se conectan mediante un conector de 210 pines. En los sistemas basados en Pelican, la lógica se encuentra en el módulo de CPU y el módulo del sistema. El módulo de CPU es una placa secundaria que se conecta al módulo del sistema y contiene la CPU y la caché B (caché L2).
La arquitectura de los sistemas basados en Flamingo y Sandpiper se basa en un conmutador de matriz implementado por un ASIC ADDR (Address), cuatro ASIC SLICE (data slice) y un ASIC TC (TURBOchannel). Estos ASIC conectan los distintos buses de ancho variable utilizados en el sistema, permitiendo la transferencia de datos a los diferentes subsistemas. Se utilizaron PAL para implementar la lógica de control. Los controladores de caché, memoria y TURBOchannel, así como otra lógica de control, están completamente implementados por PAL. Los sistemas basados en Pelican tienen una arquitectura totalmente diferente a la de los demás sistemas, similar a la de las estaciones Personal DEC de última generación en las que se basan, con una arquitectura de estación de trabajo tradicional con buses y búferes.
Memoria
El Sandpiper y el Flamingo utilizaban módulos SIMM Fast Page Mode propietarios de 100 pines y 40 bits (32 bits más 8 bits ECC) con capacidades de 2 MB, 4 MB, 8 MB, 16 MB o 32 MB. [ 2 ] Estos eran de ocho vías entrelazadas, lo que proporcionaba un bus de 256 bits de ancho a la memoria. El Sandpiper tenía dos de estos bancos de ocho SIMM, para hasta 512 MB de RAM total del sistema, mientras que el Flamingo tenía cuatro bancos y admitía hasta 1 GB. En comparación, el Pelican era una arquitectura económica que utilizaba ocho módulos SIMM Fast Page Mode estándar de 72 pines que estaban protegidos con paridad de palabra larga en lugar de ECC, con capacidades de 8 MB o 32 MB, para un total de hasta 256 MB de RAM. Estos eran de dos vías entrelazadas, para un bus de 64 bits de ancho a la memoria.
Ranuras de expansión
La serie DEC 3000 AXP utiliza el bus TURBOchannel de 32 bits que funciona a diferentes velocidades: 12,5 MHz en los modelos 300, 22,5 MHz en los modelos 400 y 25 MHz en los modelos 500 a 900. El bus TURBOchannel es proporcionado por un ASIC , que lo conecta a los ASIC de la ruta de datos SLICE. El número de ranuras de expansión también varía: los modelos 300 tienen dos ranuras, excepto el 300L, que no tiene ninguna. Los modelos 400, 600 y 700 tienen tres ranuras, el modelo 500X tiene cinco, mientras que los modelos 500, 800 y 900 tienen seis.
Gráficos
Los modelos de la serie 300, 500S y 500X incorporan gráficos integrados proporcionados por el subsistema CXTurbo, ubicado en el módulo del sistema. Este subsistema es esencialmente un módulo opcional HX TURBOchannel integrado. Incluye un ASIC SFB (smart frame buffer ), un Brooktree Bt459 RAMDAC , 2 MB de VRAM y, en los modelos 500, 500S y 500X, una ROM flash de 256 KB que almacena parte del firmware del sistema. El subsistema CXTurbo puede alcanzar resoluciones de 1280 × 1024 a 72 Hz en los modelos 300, 300X y 300LX, 1024 × 768 a 72 Hz en el modelo 300L y 1280 × 1024 a 66 Hz o 72 Hz en los modelos 500, 500S y 500X.
Debido a la similitud del DEC 3000 AXP con la anterior línea de estaciones de trabajo RISC de Digital, la DECstation , se mantuvieron las mismas opciones gráficas TURBOchannel, que incluían búferes de fotogramas y gráficos acelerados 2D y 3D. Al igual que en la DECstation, se pueden instalar hasta tres búferes de fotogramas del mismo modelo en un solo sistema (el número real puede ser menor, dependiendo de la cantidad de ranuras de opción TURBOchannel que tenga el sistema) para admitir configuraciones de múltiples pantallas .
A pesar de utilizar las mismas opciones gráficas que la DECstation en su lanzamiento, las opciones posteriores para la DEC 3000 AXP se diseñaron exclusivamente para la plataforma. Estas opciones fueron las series ZLX-E1/E2/E3, ZLX-L1/L2 y ZLX-M1/M2 de Digital, basadas en la arquitectura PixelVision, de gráficos acelerados 2D/3D, y el subsistema de gráficos acelerados 3D de gama alta de Kubota , el Denali . El Denali es una carcasa externa que contiene hasta seis motores de geometría y varios módulos de memoria. Era capaz de realizar gráficos 3D avanzados (para la época), como la renderización volumétrica interactiva . Se conecta a la DEC 3000 AXP mediante un cable y un módulo de interfaz TURBOchannel.
subsistema de E/S
El subsistema de E/S proporciona al DEC 3000 AXP capacidades de Ethernet , ISDN y audio, cuatro líneas serie y un reloj en tiempo real . El subsistema de E/S se conecta a TURBOchannel mediante el ASIC IOCTL, que también implementa dos buses de 8 bits, conocidos como IOBUS HI e IOBUS LO, a los que se conectan los dispositivos de E/S. Estos dos buses de 8 bits se pueden combinar para funcionar como un bus de 16 bits y proporcionar así mayor ancho de banda a un dispositivo de E/S. La conectividad Ethernet la proporciona un AMD Am7990 LANCE (Controlador de red de área local para Ethernet), un AMD Am7992 SIA (Adaptador de interfaz serie) que implementa la interfaz Ethernet 10BASE-T o AUI, y una ESAR (ROM de dirección de estación Ethernet) que almacena la dirección MAC. El Am7990 es el único dispositivo de E/S del subsistema que dispone de una interfaz de 16 bits con el ASIC IOCTL. El audio ISDN y de calidad telefónica lo proporciona un controlador de abonado digital (DSC) AMD Am79C30A. Las cuatro líneas serie las proporcionan dos UART duales Zilog Z85C30 SCC (controlador de comunicaciones serie) , y el reloj en tiempo real es un Dallas Semiconductor DS1287A.
Interfaz SCSI
El DEC 3000 AXP utilizaba un ASIC TCDS (TURBOchannel Dual SCSI) para proporcionar una interfaz entre los controladores SCSI y el bus TURBOchannel. Los primeros sistemas utilizaban uno (modelo 300) o dos (modelos 400 y 500) controladores SCSI NCR 53C94 , que proporcionaban uno o dos buses SCSI de 8 bits de terminación simple de 5 MB/s [ 3 ] . Los sistemas posteriores y de gama alta, como los modelos 600, 700, 800 y 900, también incorporan dos controladores SCSI, pero utilizaban el NCR 53CF94-2, que proporcionaba buses SCSI de 8 bits de terminación simple más rápidos de 10 MB/s.
Notas
- 1 2 Wilson, Jayne (1992-11-16). "DEC presenta sus esperados sistemas Alpha de 64 bits" . InfoWorld . Vol. 14, n.º 46. pág. 33. Recuperado el 30 de junio de 2025 .
- ↑ Cuando se aplican a la memoria de la computadora (RAM o caché), las cantidades KB, MB y GB se definen como: compatible con el estándar de memoria JEDEC .
- ↑ Cuando se aplica a la transferencia de datos en paralelo, la unidad MB se define como 1 MB = 1.000.000 B, de modo que 1 MB/s = 1.000.000 bytes por segundo.
Referencias
- Guía del propietario DEC 3000 600/600S/700 AXP
- Manual del programador del sistema para los modelos DEC 3000 300/400/500/600/700/800/900 AXP, EK-D3SYS-PM.B01, julio de 1994, Digital Equipment Corporation
Enlaces externos
- Resumen del modelo de CPU VMS de Paul Hardy
- Dutton, Todd A., Eiref, Daniel, Kurth, Hugh R., Reisert, James J., y Stewart, Robin L. (1992), "El diseño de los sistemas DEC 3000 AXP, dos estaciones de trabajo de alto rendimiento", Digital Technical Journal 4 (4). Archivado el 25 de octubre de 2004 en Wayback Machine.
- Computadoras DEC
- estaciones de trabajo DEC
- Introducciones relacionadas con la informática en 1992
- computadoras de 64 bits