Sumador (electrónica)

El semisumador suma dos dígitos binarios simples y . Tiene dos salidas: suma ( ) y acarreo ( ). La señal de acarreo representa un desbordamiento al siguiente dígito de una suma de varios dígitos. El valor de la suma es . El diseño más simple de un semisumador incorpora una puerta XOR para y una puerta AND para . La lógica booleana para la suma (en este caso ) será mientras que para el acarreo ( ) será . Con la adición de una puerta OR para combinar sus salidas de acarreo, se pueden combinar dos semisumadores para formar un sumador completo. ^{[ 2 ]}${\displaystyle A}$${\displaystyle B}$${\displaystyle S}$${\displaystyle C}$${\displaystyle 2C+S}$${\displaystyle S}$${\displaystyle C}$${\displaystyle S}$${\displaystyle A\oplus B}$${\displaystyle C}$${\displaystyle A\cdot B}$

La tabla de verdad para el semisumador es:

Diversos circuitos lógicos digitales de semisumador:

• 
  Media víbora en acción.
• 
  Esquema de un semisumador implementado con una puerta XOR y una puerta AND .
• 
  Esquema de un semisumador implementado con cinco puertas NAND .
• 
  Símbolo esquemático de un semisumador de 1 bit.

Un sumador completo suma números binarios y tiene en cuenta los valores de entrada y salida. Un sumador completo de un bit suma tres números de un bit, a menudo escritos como , , y ; y son los operandos, y es un bit de entrada de la etapa anterior menos significativa. ^{[ 3 ]} El circuito produce una salida de dos bits. El acarreo y la suma de salida se representan típicamente mediante las señales y , donde la suma es igual a . El sumador completo suele ser un componente en una cascada de sumadores, que suman números binarios de 8, 16, 32, etc. bits.${\displaystyle A}$${\displaystyle B}$${\displaystyle C_{in}}$${\displaystyle A}$${\displaystyle B}$${\displaystyle C_{in}}$${\displaystyle C_{out}}$${\displaystyle S}$${\displaystyle 2C_{out}+S}$

Un sumador completo se puede implementar de muchas maneras diferentes, como con un circuito personalizado a nivel de transistor o compuesto por otras compuertas. La implementación más común es con:

${\displaystyle S=A\oplus B\oplus C_{in}}$

${\displaystyle C_{out}=(A\cdot B)+(C_{in}\cdot (A\oplus B))}$

Las expresiones anteriores para y se pueden derivar utilizando un mapa de Karnaugh para simplificar la tabla de verdad.${\displaystyle S}$${\displaystyle C_{out}}$

En esta implementación, la compuerta OR final, antes de la salida de acarreo, puede reemplazarse por una compuerta XOR sin alterar la lógica resultante. Esto se debe a que cuando A y B son ambos 1, el término siempre es 0 y, por lo tanto, solo puede ser 0. En consecuencia, las entradas a la compuerta OR final nunca pueden ser ambas 1 (esta es la única combinación en la que las salidas OR y XOR difieren).${\displaystyle (A\oplus B)}$${\displaystyle (C_{in}\cdot (A\oplus B))}$

Debido a la propiedad ^de completitud funcional de las puertas NAND y NOR, también se puede implementar un sumador completo utilizando nueve puertas NAND [ ^{4 ]} o nueve puertas NOR .

Resulta conveniente utilizar solo dos tipos de compuertas si el circuito se implementa utilizando chips de circuitos integrados simples que contienen un solo tipo de compuerta por chip.

Un sumador completo también se puede construir a partir de dos semisumadores conectando y a la entrada de un semisumador, luego tomando su salida de suma como una de las entradas del segundo semisumador y como su otra entrada, y finalmente las salidas de acarreo de los dos semisumadores se conectan a una puerta OR. La salida de suma del segundo semisumador es la salida de suma final ( ) del sumador completo y la salida de la puerta OR es la salida de acarreo final ( ). La ruta crítica de un sumador completo pasa por ambas puertas XOR y termina en el bit de suma . Suponiendo que una puerta XOR tarda 1 retardo en completarse, el retardo impuesto por la ruta crítica de un sumador completo es igual a:${\displaystyle A}$${\displaystyle B}$${\displaystyle S}$${\displaystyle C_{in}}$${\displaystyle S}$${\displaystyle C_{out}}$${\displaystyle S}$

${\displaystyle T_{\text{FA}}=2\cdot T_{\text{XOR}}=2D}$

La ruta crítica de un acarreo pasa por una puerta XOR en el sumador y por dos puertas (AND y OR) en el bloque de acarreo y, por lo tanto, si las puertas AND u OR tardan 1 retardo en completarse, tiene un retardo de:

${\displaystyle T_{\text{c}}=T_{\text{XOR}}+T_{\text{AND}}+T_{\text{OR}}=D+D+D=3D}$

La tabla de verdad para el sumador completo es:

Invertir todas las entradas de un sumador completo también invierte todas sus salidas, lo que puede utilizarse en el diseño de sumadores de acarreo en cascada rápidos, ya que no es necesario invertir el acarreo. ^{[ 5 ]}

Diversos circuitos lógicos digitales sumadores completos:

• 
  Súper completa en acción.
• 
  Esquema de un sumador completo implementado con dos puertas XOR , dos puertas AND y una puerta OR .
• 
  Esquema de un sumador completo implementado con nueve puertas NAND .
• 
  Esquema de un sumador completo implementado con nueve puertas NOR .
• 
  Sumador completo con salidas invertidas con retardo de propagación de acarreo de un solo transistor en CMOS ^{[ 5 ]}
• 
  Símbolo esquemático de un sumador completo de 1 bit con C _in y C _out dibujados en los lados del bloque para enfatizar su uso en un sumador multibit.

Un sumador completo puede considerarse un compresor con pérdida 3:2 : suma tres entradas de un bit y devuelve el resultado como un único número de dos bits; es decir, asigna 8 valores de entrada a 4 valores de salida. (El término "compresor" en lugar de "contador" se introdujo en ^{[ 13 ]} ). Así, por ejemplo, una entrada binaria de 101 produce una salida de 1 + 0 + 1 = 10 (número decimal 2). El acarreo representa el bit uno del resultado, mientras que la suma representa el bit cero. Del mismo modo, un semisumador puede utilizarse como un compresor con pérdida 2:2 , que comprime cuatro posibles entradas en tres posibles salidas.

Estos compresores se pueden usar para acelerar la suma de tres o más sumandos. Si el número de sumandos es exactamente tres, la configuración se conoce como sumador con acarreo ahorrado . Si el número de sumandos es cuatro o más, se requiere más de una capa de compresores, y existen varios diseños posibles para el circuito: los más comunes son los árboles de Dadda y Wallace . Este tipo de circuito se usa principalmente en circuitos multiplicadores , razón por la cual estos circuitos también se conocen como multiplicadores de Dadda y Wallace.