sumador de salto de acarreo

Un sumador con salto de acarreo ^{[ nb 1 ]} (también conocido como sumador con derivación de acarreo o sumador con cancelación de acarreo ) es una implementación de sumador que mejora el retardo de un sumador con acarreo en cascada con poco esfuerzo en comparación con otros sumadores. La mejora del retardo en el peor de los casos se logra utilizando varios sumadores con salto de acarreo para formar un sumador con salto de acarreo en bloque.

A diferencia de otros sumadores rápidos, el rendimiento del sumador con salto de acarreo solo aumenta con algunas de las combinaciones de bits de entrada. Esto significa que la mejora de la velocidad es solo probabilística .

El peor caso para un sumador simple de acarreo en cascada de un solo nivel ocurre cuando la condición de propagación ^{[ 1 ]} es verdadera para cada par de dígitos.${\displaystyle (a_{i},b_{i})}$. Luego, el transporte se propaga a través de la${\displaystyle n}$-sumador de bits y aparece como el acarreo después${\displaystyle \tau _{CRA}(n)\approx n\cdot \tau _{VA}}$.

Para cada par de bits de entrada del operando${\displaystyle (a_{i},b_{i})}$las condiciones de propagación${\displaystyle p_{i}=a_{i}\oplus b_{i}}$se determinan mediante una puerta XOR. Cuando todas las condiciones de propagación son verdaderas , entonces el bit de acarreo de entrada${\displaystyle c_{0}}$determina el bit de acarreo.

El sumador de salto de acarreo de n bits consta de una cadena de propagación de acarreo de n bits, una puerta AND de n entradas y un multiplexor. Cada bit propagado${\displaystyle p_{i}}$, que es proporcionado por la cadena de propagación de acarreo está conectado a la puerta AND de n entradas. El bit resultante se utiliza como bit de selección de un multiplexor que conmuta el último bit de acarreo.${\displaystyle c_{n}}$o el transporte${\displaystyle c_{0}}$a la señal de salida${\displaystyle c_{out}}$.

• ${\displaystyle s=p_{n-1}\wedge p_{n-2}\wedge \dots \wedge p_{1}\wedge p_{0}=p_{[0:n-1]}}$

Esto reduce considerablemente la latencia del sumador en su ruta crítica, ya que el bit de acarreo de cada bloque ahora puede "saltarse" bloques con una señal de propagación de grupo establecida en lógica 1 (a diferencia de una larga cadena de acarreo en cascada, que requeriría que el acarreo se propagara a través de cada bit del sumador). El número de entradas de la puerta AND es igual al ancho del sumador. Para un ancho grande, esto se vuelve poco práctico y genera retrasos adicionales, ya que la puerta AND debe construirse como un árbol. Se logra un ancho adecuado cuando la lógica de suma tiene la misma profundidad que la puerta AND de n entradas y el multiplexor.

Los sumadores de salto de acarreo en bloque están compuestos por varios sumadores de salto de acarreo. Hay dos tipos de sumadores de salto de acarreo en bloque. Los dos operandos${\displaystyle A=(a_{n-1},a_{n-2},\dots ,a_{1},a_{0})}$y${\displaystyle B=(b_{n-1},b_{n-2},\dots ,b_{1},b_{0})}$están divididos en${\displaystyle k}$bloques de${\displaystyle (m_{k},m_{k-1},\dots ,m_{2},m_{1})}$bits.

• ¿Por qué se utilizan los sumadores block-carry-skip?
• ¿El tamaño del bloque debe ser constante o variable?
• Ancho de bloque fijo frente a ancho de bloque variable

Al utilizar bloques de salto adicionales en una capa adicional, las señales de propagación de bloques${\displaystyle p_{[i:i+3]}}$Se resumen con más detalle y se utilizan para realizar saltos más grandes:

${\displaystyle p_{[i:i+15]}=p_{[i:i+3]}\wedge p_{[i+4:i+7]}\wedge p_{[i+8:i+11]}\wedge p_{[i+12:i+15]}}$

De esta forma, la suma se vuelve aún más rápida.

El problema de determinar el tamaño de los bloques y el número de niveles necesarios para crear el sumador con salto de acarreo físicamente más rápido se conoce como el "problema de optimización del sumador con salto de acarreo". Este problema se complica debido a que los sumadores con salto de acarreo se implementan con dispositivos físicos cuyo tamaño y otros parámetros también afectan el tiempo de suma.

El problema de optimización de salto de acarreo para tamaños de bloque variables y múltiples niveles para un nodo de proceso de dispositivo arbitrario fue resuelto por Oklobdzija y Barnes en IBM y publicado en 1985.

Desglosando esto en términos más específicos, para construir un sumador de derivación de acarreo de 4 bits, se necesitarían 6 sumadores completos . Los buses de entrada serían un bus A de 4 bits y un bus B de 4 bits , con una señal de acarreo de entrada ( CIN ). La salida sería un bus X de 4 bits y una señal de acarreo de salida ( COUT ).

Los dos primeros sumadores completos sumarían los dos primeros bits. La señal de acarreo del segundo sumador completo (${\displaystyle C_{1}}$)controlaría la señal de selección para tres multiplexores de 2 a 1. El segundo conjunto de 2 sumadores completos sumaría los dos últimos bits suponiendo${\displaystyle C_{1}}$es un 0 lógico. Y el conjunto final de sumadores completos asumiría que${\displaystyle C_{1}}$es un 1 lógico.

Los multiplexores controlan entonces qué señal de salida se utiliza para COUT .${\displaystyle X_{2}}$y${\displaystyle X_{3}}$.

• Explicación de la ruta crítica del sumador de salto variable