Tecnología MOS 6502

Motorola inició el proyecto del microprocesador 6800 en 1971 con Tom Bennett como arquitecto principal. Bennett contrató a Chuck Peddle en 1973 para realizar trabajos de soporte arquitectónico en los productos de la familia 6800 que ya estaban en desarrollo. ^{[ 5 ]} Bennett ya estaba trabajando en lo que se convertiría en el 6800. "Me contrató", dice Peddle sobre Bennett, "para realizar el trabajo de soporte arquitectónico para el producto que ya había comenzado". … dice Peddle. "Motorola intentó cancelarlo varias veces. Sin Bennett, el 6800 no habría existido, y gran parte de la industria tampoco". Peddle contribuyó en muchas áreas, incluido el diseño de la ACIA (interfaz serial) del 6850.

Peddle acompañaba a los vendedores de Motorola en las visitas a clientes y descubrió que a estos les desanimaba el alto costo de los chips de microprocesador. ^{[ 6 ]} Al mismo tiempo, estas visitas invariablemente resultaban en que los ingenieros a quienes presentaba el proyecto elaboraran listas de instrucciones requeridas mucho más cortas que "todas esas instrucciones sofisticadas" que se habían incluido en el 6800. ^{[ 7 ]} Peddle y otros miembros del equipo comenzaron a esbozar el diseño de un microprocesador con características mejoradas y de tamaño reducido. En ese momento, la nueva planta de fabricación de semiconductores de Motorola en Austin, Texas , tenía dificultades para producir chips MOS, y a mediados de 1974 comenzó una recesión de un año en la industria de los semiconductores. Además, muchos de los empleados de Mesa, Arizona, estaban descontentos con el próximo traslado a Austin. ^{[ 8 ]}

La dirección de la División de Productos Semiconductores de Motorola no mostró interés en la propuesta de microprocesador de bajo costo de Peddle. Finalmente, Peddle recibió una carta oficial en la que se le ordenaba dejar de trabajar en el sistema. ^{[ 9 ]} Peddle respondió a la orden informando a Motorola que la carta representaba una declaración oficial de "abandono del proyecto" y, por lo tanto, la propiedad intelectual que había desarrollado hasta ese momento le pertenecía. ^{[ 10 ]} El 6502 fue diseñado por muchos de los mismos ingenieros que habían diseñado la familia de microprocesadores Motorola 6800. ^{[ 11 ]}

En una entrevista de noviembre de 1975, el presidente de Motorola, Bob Galvin , finalmente reconoció que el concepto de Peddle era bueno y que la división había perdido una oportunidad: «No elegimos a los líderes adecuados en la división de productos semiconductores». La división se reorganizó y se reemplazó la gerencia. El nuevo vicepresidente del grupo, John Welty, declaró: «La organización de ventas de semiconductores perdió su sensibilidad a las necesidades de los clientes y no podía tomar decisiones rápidas». ^{[ 12 ]}

Peddle comenzó a buscar financiación fuera de Motorola para este nuevo proyecto. Inicialmente se puso en contacto con el director ejecutivo de Mostek, LJ Sevin , pero este rechazó su solicitud. Sevin admitió posteriormente que esto se debió a que temía que Motorola los demandara. ^{[ 13 ]}

Mientras Peddle visitaba Ford Motor Company en uno de sus viajes de ventas, Bob Johnson, quien más tarde dirigiría la división de automatización de motores de Ford, mencionó que su antiguo colega John Paivinen se había trasladado a General Instrument y había aprendido por su cuenta el diseño de semiconductores. ^{[ 14 ]} Paivinen fundó entonces MOS Technology en Valley Forge, Pensilvania, en 1969 con otros dos ejecutivos de General Instrument, Mort Jaffe y Don McLaughlin. Allen-Bradley , proveedor de componentes electrónicos y controles industriales, adquirió una participación mayoritaria en 1970. ^{[ 15 ]} La empresa diseñaba y fabricaba circuitos integrados personalizados para clientes y había desarrollado una línea de chips para calculadoras. ^{[ 16 ]}

Después de que los esfuerzos de Mostek fracasaran, Peddle se acercó a Paivinen, quien "lo entendió de inmediato". ^{[ 17 ]} El 19 de agosto de 1974, Chuck Peddle, Bill Mensch, Rod Orgill, Harry Bawcom, Ray Hirt, Terry Holdt y Wil Mathys dejaron Motorola para unirse a MOS. Mike Janes se unió más tarde. De los diecisiete diseñadores de chips y personas de diseño del equipo 6800, ocho se fueron. El objetivo del equipo era diseñar y producir un microprocesador de bajo costo para aplicaciones integradas y dirigirse a la base de clientes más amplia posible. Esto solo sería posible si el microprocesador fuera de bajo costo, y el equipo estableció el precio objetivo para compras en volumen en $ 5. [ ^{18 ] Mensch} declaró más tarde que el objetivo no era el precio del procesador en sí, sino crear un conjunto de chips que pudiera venderse a $ 20 para competir con el recientemente presentado Intel 4040 que se vendía por $ 29 en un conjunto de chips completo similar. ^{[ 19 ]}

Los chips se fabrican imprimiendo múltiples copias del diseño del chip en la superficie de una oblea , un disco delgado de silicio de alta pureza. Los chips más pequeños se pueden imprimir en mayor cantidad en la misma oblea, lo que reduce su precio relativo. Además, las obleas siempre contienen una cierta cantidad de pequeños defectos físicos dispersos por la superficie. Cualquier chip impreso en una de esas ubicaciones fallará y deberá desecharse. Los chips más pequeños implican que es menos probable que una sola copia se imprima sobre un defecto. Por ambas razones, el costo del producto final depende en gran medida del tamaño del diseño del chip. ^{[ 20 ]}

Los chips 6800 originales estaban destinados a ser de 180 por 180 mils (4,6 mm × 4,6 mm) , pero el diseño se completó a 212 por 212 mils (5,4 mm × 5,4 mm) , o un área de      29,0  mm ² . ^{[ 21 ]} Para el nuevo diseño, el objetivo de costo exigía un objetivo de tamaño de 153 por 168 mils (3,9 mm × 4,3 mm) , o un área de   16,6  mm² ^, aproximadamente la mitad que el 6800. ^{[ 22 ]} Se necesitarían varias técnicas nuevas para alcanzar este objetivo.

Dos avances significativos llegaron al mercado justo cuando se diseñaba el 6502, lo que proporcionó importantes reducciones de costos. El primero fue el cambio a la tecnología NMOS de carga de agotamiento . El 6800 utilizaba un proceso NMOS primitivo , de modo de enriquecimiento, que requería tres voltajes de alimentación. Una de las características más destacadas del 6800 era un duplicador de voltaje  integrado que permitía usar una sola fuente de alimentación de +5 V para +5, -5 y +12  V internamente, a diferencia de otros chips de la época, como el Intel 8080, que requerían tres pines de alimentación separados. ^{[ 23 ]} Si bien esta característica redujo la complejidad de la fuente de alimentación y la disposición de los pines, aún requería líneas de alimentación separadas para las distintas compuertas del chip, lo que aumentaba la complejidad y el tamaño. Al pasar al nuevo diseño de carga de agotamiento, solo  se necesitaba una fuente de alimentación de +5 V, eliminando toda esta complejidad. ^{[ 24 ]}

Otra ventaja era que los diseños de carga por agotamiento consumían menos energía durante la conmutación, lo que permitía un funcionamiento más frío y velocidades de operación más altas. Otra consecuencia práctica es que la señal de reloj de las CPU anteriores debía ser lo suficientemente potente como para soportar toda la disipación durante su recorrido por los circuitos, lo que casi siempre requería un chip externo independiente capaz de suministrar una señal potente. Con los menores requisitos de energía del diseño de carga por agotamiento, el reloj pudo integrarse en el chip, simplificando así el diseño general del ordenador. Estos cambios redujeron considerablemente la complejidad y el coste de implementación de un sistema completo. ^{[ 24 ]}

Un cambio más amplio que se produjo en la industria fue la introducción del enmascaramiento por proyección . Anteriormente, los chips se grababan en la superficie de la oblea colocando una máscara sobre ella y luego iluminándola con una luz brillante. Las máscaras a menudo recogían pequeñas partículas de suciedad o fotorresina al retirarse del chip, lo que provocaba defectos en esas zonas en cualquier enmascaramiento posterior. En diseños complejos como las CPU, se utilizaban 5 o 6 pasos de enmascaramiento, y la probabilidad de que al menos uno de ellos introdujera un defecto era muy alta. En la mayoría de los casos, el 90 % de estos diseños presentaban defectos, lo que resultaba en un rendimiento del 10 %. El precio de los ejemplares funcionales debía cubrir el coste de producción del 90 % que se desechaba. ^{[ 25 ]}

En 1973, Perkin-Elmer presentó el sistema Micralign , que proyectaba una imagen de la máscara sobre la oblea en lugar de requerir contacto directo. Las máscaras ya no se ensuciaban con la suciedad de las obleas y duraban aproximadamente 100 000 usos en lugar de 10. Esto eliminó los fallos paso a paso y las altas tasas de defectos que antes se observaban en diseños complejos. El rendimiento de las CPU aumentó inmediatamente del 10 % al 60 % o 70 %. Esto significó que el precio de la CPU disminuyó aproximadamente en la misma proporción y el microprocesador se convirtió repentinamente en un producto básico. ^{[ 25 ]}

Las líneas de fabricación existentes de MOS Technology se basaban en la antigua tecnología PMOS ; aún no habían comenzado a trabajar con NMOS cuando llegó el equipo. Paivinen prometió tener una línea NMOS operativa a tiempo para comenzar la producción de la nueva CPU. Cumplió su promesa: la nueva línea estuvo lista en junio de 1975. ^{[ 26 ]}

Chuck Peddle, Rod Orgill y Wil Mathys diseñaron la arquitectura inicial de los nuevos procesadores. Un artículo de septiembre de 1975 en la revista EDN ofrece este resumen del diseño: ^{[ 27 ]}

La familia MOS Technology 650X representa un esfuerzo consciente de ocho exempleados de Motorola que trabajaron en el desarrollo del sistema 6800 para crear un componente que reemplazara y superara al 6800, pero a un precio inferior. Con la ventaja de la experiencia adquirida en el proyecto 6800, el equipo de MOS Technology, liderado por Chuck Peddle, realizó los siguientes cambios arquitectónicos en la CPU de Motorola…

El principal cambio en términos de tamaño del chip fue la eliminación de los controladores triestado de las salidas del bus de direcciones. Un bus triestado tiene estados para 1 , 0 y alta impedancia . El último estado se utiliza para permitir que otros dispositivos accedan al bus y se usa típicamente para multiprocesamiento o, más comúnmente en estas funciones, para acceso directo a memoria (DMA). Si bien es útil, esta característica es costosa en términos de circuitos en el chip. El 6502 simplemente eliminó esta característica, en consonancia con su diseño como un controlador económico utilizado para tareas específicas y comunicación con dispositivos simples. Peddle sugirió que cualquiera que requiriera este estilo de acceso podría implementarlo con un 74158. ^{[ 28 ] [ a ]}

La siguiente diferencia importante fue simplificar los registros. Para empezar, se eliminó uno de los dos acumuladores . Los registros de propósito general, como los acumuladores, deben ser accedidos por muchas partes del decodificador de instrucciones, lo que requiere una cantidad considerable de cableado para transferir datos desde y hacia su almacenamiento. Dos acumuladores facilitan muchas tareas de codificación, pero aumentan significativamente la complejidad del diseño del chip. ^{[ 27 ]} Se lograron ahorros adicionales al reducir el registro de pila de 16 a 8 bits, lo que significaba que la pila solo podía tener 256 bytes de longitud, suficiente para su función prevista como microcontrolador. ^{[ 27 ]}

El registro de índice IX de 16 bits se dividió en dos, convirtiéndose en X e Y. Más importante aún, cambió el estilo de acceso. En el 6800, IX almacenaba una dirección de 16 bits que se desplazaba mediante un número de 8 bits almacenado con la instrucción y se sumaba a la dirección. En el 6502 (y en la mayoría de los demás diseños contemporáneos), la dirección base de 16 bits se almacenaba en la instrucción, y a ella se le sumaba el valor de 8 bits X o Y. ^{[ 28 ]}

Finalmente, se simplificó el conjunto de instrucciones, simplificando el decodificador y la lógica de control. De las 72 instrucciones originales del 6800, se implementaron 56. Entre las eliminadas se encontraban las instrucciones que operaban entre los dos acumuladores del 6800 y varias instrucciones de salto inspiradas en el PDP-11 . ^{[ 28 ]}

El diseño de alto nivel del chip tuvo que transformarse en diagramas de transistores e interconexiones. En MOS Technology, el diseño era un proceso muy manual realizado con lápices de colores y papel vitela . El diseño constaba de miles de formas poligonales en seis dibujos diferentes; uno para cada capa del proceso de fabricación. Dadas las limitaciones de tamaño, el diseño completo del chip debía considerarse constantemente. Mensch y Paivinen trabajaron en el decodificador de instrucciones ^{[ 30 ],} mientras que Mensch, Peddle y Orgill trabajaron en la ALU y los registros. Un avance posterior, desarrollado en una reunión informal, fue una forma de compartir parte del cableado interno para permitir la reducción del tamaño de la ALU. ^{[ 31 ]}

A pesar de sus mejores esfuerzos, el diseño final terminó siendo más grande que el objetivo original. Los primeros chips 6502 eran de 168 por 183 mils (4,3 mm × 4,6 mm) , para un área de   19,8  mm² ^. La versión original del procesador no tenía capacidad de rotación a la derecha (ROR), por lo que la instrucción se omitió de la documentación original. La siguiente iteración del diseño redujo el tamaño del chip y añadió la capacidad de rotación a la derecha, y ROR se incluyó en la documentación revisada. ^{[ 32 ] [ b ]}

MOS presentaría dos microprocesadores basados ​​en el mismo diseño subyacente: el 6501 se conectaría al mismo zócalo que el Motorola 6800, mientras que el 6502 reorganizaría la distribución de pines para admitir un oscilador de reloj en el chip. Ambos funcionarían con otros chips de soporte diseñados para el 6800. No ejecutarían el software del 6800 porque tenían un conjunto de instrucciones diferente, registros diferentes y, sobre todo, modos de direccionamiento diferentes. ^{[ 3 ]} Rod Orgill fue responsable del diseño del 6501; había ayudado a John Buchanan en Motorola con el 6800. Bill Mensch diseñó el 6502; fue el diseñador del 6820 PIA en Motorola. Harry Bawcom, Mike Janes y Sydney-Anne Holt ayudaron con el diseño.

La presentación del microprocesador de MOS Technology fue diferente al lanzamiento tradicional de un producto que dura varios meses. La primera serie de un nuevo circuito integrado se suele utilizar para pruebas internas y se comparte con clientes selectos como muestras de ingeniería . Estos chips a menudo presentan pequeños defectos de diseño que se corrigen antes de que comience la producción. El objetivo de Chuck Peddle era vender la primera serie de chips 6501 y 6502 a los asistentes a la Western Electronics Show and Convention (WESCON) en San Francisco, que comenzó el 16 de septiembre de 1975. Peddle fue un portavoz muy eficaz y los microprocesadores de MOS Technology recibieron una amplia cobertura en la prensa especializada. Uno de los primeros artículos sobre ellos fue un reportaje de página completa sobre los microprocesadores MCS6501 y MCS6502 en la edición del 24 de julio de 1975 de la revista Electronics . ^{[ 36 ]} También se publicaron artículos en EE Times (24 de agosto de 1975), ^{[ 37 ]} EDN (20 de septiembre de 1975), Electronic News (3 de noviembre de 1975), Byte (noviembre de 1975) ^{[ 38 ]} y Microcomputer Digest (noviembre de 1975). ^{[ 39 ]} Los anuncios del 6501 aparecieron en varias publicaciones la primera semana de agosto de 1975. El 6501 estaría a la venta en WESCON por $20 cada uno. ^{[ 40 ]} En septiembre de 1975, los anuncios incluían tanto el microprocesador 6501 como el 6502. El 6502 costaría solo $25 ( equivalente a $150 en 2025 ). ^{[ 41 ]}

Cuando MOS Technology llegó a WESCON, descubrieron que los expositores no tenían permitido vender nada en el recinto ferial. Alquilaron la Suite MacArthur en el Hotel St. Francis y dirigieron a los clientes allí para que compraran los procesadores. En la suite, los procesadores se almacenaban en grandes frascos para dar la impresión de que los chips estaban en producción y disponibles. Los clientes desconocían que la mitad inferior de cada frasco contenía chips no funcionales. ^{[ 42 ]} Los chips costaban $20 y $25, mientras que el paquete de documentación tenía un costo adicional de $10 . Se animaba a los usuarios a hacer fotocopias de los documentos, una forma económica para que MOS Technology distribuyera información del producto. Las hojas de datos preliminares enumeraban solo 55 instrucciones y excluían la instrucción Rotate Right (ROR), que no era compatible con estos primeros chips. Las reseñas en Byte y EDN señalaron la falta de la instrucción ROR. La siguiente revisión del diseño solucionó este problema y la hoja de datos de mayo de 1976 enumeraba 56 instrucciones. Peddle quería que todos los ingenieros y aficionados interesados ​​tuvieran acceso a los chips y la documentación, mientras que otras empresas de semiconductores solo querían tratar con clientes "serios". Por ejemplo, Signetics estaba presentando el microprocesador 2650 y sus anuncios pedían a los lectores que escribieran para obtener información en el membrete de su empresa. ^{[ 43 ]}

La presentación de los modelos 6501/6502 en prensa y en WESCON fue un éxito. La cobertura mediática atrajo la atención de Motorola, lo que provocó ajustes de precios y demandas. En octubre de 1975, Motorola redujo el precio de un microprocesador 6800 de 175 a 69 dólares . El kit de diseño del sistema, que costaba 300 dólares , se redujo a 150 dólares e incluía una placa de circuito impreso. ^{[ 44 ]} El 3 de noviembre de 1975, Motorola solicitó una orden judicial en un tribunal federal para impedir que MOS Technology fabricara y vendiera microprocesadores. También interpusieron una demanda por infracción de patentes y apropiación indebida de secretos comerciales. Motorola alegó que siete exempleados se unieron a MOS Technology para crear los microprocesadores de dicha empresa. ^{[ 45 ]}

Motorola era una empresa multimillonaria con un caso plausible y abogados costosos. El 30 de octubre de 1974, Motorola había presentado numerosas solicitudes de patente para la familia de microprocesadores y se le concedieron veinticinco patentes. La primera fue en junio de 1976 y la segunda a Bill Mensch el 6 de julio de 1976, para el diseño del chip PIA 6820. Estas patentes cubrían el bus 6800 y cómo los chips periféricos se interconectaban con el microprocesador. ^{[ 46 ]} Motorola comenzó a fabricar transistores en 1950 y tenía una cartera de patentes de semiconductores. Allen-Bradley decidió no litigar en este caso y vendió su participación en MOS Technology a los fundadores. Cuatro de los antiguos ingenieros de Motorola fueron nombrados en la demanda: Chuck Peddle, Will Mathys, Bill Mensch y Rod Orgill. Todos ellos figuraban como inventores en las solicitudes de patente del 6800. Durante el proceso de investigación, Motorola descubrió que un ingeniero, Mike Janes, había ignorado las instrucciones de Peddle y había entregado sus documentos de diseño del 6800 a MOS Technology. ^{[ 47 ]} En marzo de 1976, la ahora independiente MOS Technology se estaba quedando sin dinero y tuvo que llegar a un acuerdo. Acordaron abandonar el procesador 6501, pagar a Motorola 200 000 dólares y devolver los documentos que Motorola sostenía que eran confidenciales. Ambas compañías acordaron licencias cruzadas de patentes de microprocesadores. ^{[ 48 ]} En mayo de ese año, Motorola bajó el precio de un solo microprocesador 6800 a 35 dólares . En noviembre, Commodore había adquirido MOS Technology. ^{[ 49 ] [ 50 ]}

Con los problemas legales resueltos, MOS aún tenía el problema de conseguir desarrolladores que probaran su procesador, lo que llevó a Chuck Peddle a diseñar el sistema de desarrollo MDT650. ^{[ 51 ]} Otro grupo dentro de la empresa diseñó el KIM-1 , que se vendía semi-completo y podía convertirse en un sistema utilizable con la adición de una terminal de computadora de terceros y una unidad de casete compacta . Si bien se vendió bien en su mercado objetivo, la empresa descubrió que el KIM-1 también se vendió bien entre aficionados y manitas. El sistema de control, entrenamiento y desarrollo Rockwell AIM-65 relacionado también tuvo éxito. El software en el AIM 65 se basaba en el del MDT. Otro producto aproximadamente similar fue el Synertek SYM-1 .

Uno de los primeros usos externos del diseño fue el microordenador Apple I , presentado en 1976. El 6502 se utilizó después en el Commodore PET y el Apple II , ^{[ 52 ]} ambos lanzados en 1977. Más tarde se utilizó en los ordenadores Atari de 8 bits , Acorn Atom , BBC Micro , ^{[ 52 ]} VIC-20 y otros diseños tanto para ordenadores domésticos como comerciales, como los ordenadores Ohio Scientific y Oric . El 6510 , un sucesor directo del 6502 con un puerto de E/S digital y un bus de direcciones triestado , fue la CPU utilizada en el ordenador doméstico Commodore 64 , el más vendido ^{[ 53 ] [ 54 ] .}

Otro uso importante de la familia 6500 fue en los videojuegos. El primero en utilizar el diseño del procesador fue el Atari VCS de 1977, posteriormente renombrado Atari 2600. El VCS utilizó una variante del 6502 llamada 6507 , que tenía menos pines, por lo que solo podía direccionar 8 KB de memoria. Se vendieron millones de consolas Atari, cada una con un procesador MOS. Otro uso significativo fue por parte del Nintendo Entertainment System (NES) y Famicom . El 6502 utilizado en la NES era una segunda versión de fuente de Ricoh , un sistema parcial en un chip , que carecía del modo decimal codificado en binario pero agregaba 22 registros mapeados en memoria y hardware en el chip para la generación de sonido, lectura del mando y DMA de la lista de sprites . Llamado 2A03 en consolas NTSC y 2A07 en consolas PAL , ^{[ c ]} este procesador fue producido exclusivamente para Nintendo . 

El procesador 6502 o sus variantes se utilizaron en todas las unidades de disquete de Commodore para todos sus ordenadores de 8 bits, desde la línea PET hasta el Commodore 128D, incluyendo el Commodore 64. Las unidades PET de 8 pulgadas tenían dos procesadores 6502. Atari utilizó el mismo 6507 que el Atari 2600 para sus unidades de disquete 810 y 1050 , utilizadas en toda su línea de ordenadores de 8 bits, desde el 400/800 hasta el XEGS.

En la década de 1980, la popular revista de electrónica Elektor utilizó este procesador en su placa de desarrollo de microprocesadores Junior Computer .

El sucesor CMOS del 6502, el WDC 65C02 , también se utilizó en ordenadores domésticos y consolas de videojuegos. Apple lo utilizó en la línea Apple II, comenzando con el Apple IIc y variantes posteriores del Apple IIe , y también ofreció un kit para actualizar sistemas IIe más antiguos con el nuevo procesador. ^{[ 55 ]} El chip Hudson Soft HuC6280 utilizado en el TurboGrafx-16 se basaba en un núcleo 65C02. El Atari Lynx utilizó un chip personalizado llamado "Mikey" ^{[ 56 ]} diseñado por Epyx que incluía una celda con licencia VLSI VL65NC02. La variante G65SC12 de GTE Microcircuits (renombrada California Micro Devices) se utilizó en el BBC Master . Algunos modelos del BBC Master también incluían un coprocesador adicional G65SC102.

• Ordenadores domésticos y consolas de videojuegos que utilicen el procesador 6502 o sus variantes.
• 
  Átomo de bellota
• 
  Electron bellota
• 
  Apple I
• 
  Apple II
• 
  Apple IIe
• 
  Atari 2600
• 
  Atari 5200
• 
  Atari 7800
• 
  Atari 800
• 
  Atari Lynx
• 
  Máster de la BBC
• 
  ¡Bebé! 1
• 
  BBC Micro
• 
  PET Comodoro
• 
  Comodoro VIC-20
• 
  Commodore 64
• 
  Comodoro 128
• 
  Computadora familiar (Famicom)
• 
  Sistema de entretenimiento de Nintendo
• 
  Ohio Scientific Challenger 4P
• 
  Orao
• 
  Oric-1
• 
  Atmósfera órica
• 
  TurboGrafx-16

Al igual que su predecesor, el 6800, el 6502 tiene muy pocos registros . Estos incluyen ^{[ 59 ].}

• A= acumulador de 8 bits
• P= Estado del procesador de 8 bits ^{[ 60 ]} , con 7 indicadores; el bit 5 no se utiliza y se fuerza a 1 cuando se inserta en la pila.
  • n= Negativo
  • v= Desbordamiento
  • b= Interrupción (solo en valores de pila, no en hardware ^{[ 61 ]} )
  • d= Decimal
  • i= Deshabilitar interrupción
  • z= Cero
  • c= Llevar
• PC= Contador de programa de 16 bits
• S= Puntero de pila de 8 bits
• X= índice de 8 bits
• Y= índice de 8 bits

Esto se compara con un competidor contemporáneo, el Intel 8080 , que también tiene un acumulador de 8 bits y un contador de programa de 16 bits, pero tiene seis registros de propósito general de 8 bits adicionales (que se pueden combinar en tres punteros de 16 bits) y un puntero de pila de 16 bits más grande. ^{[ 62 ]}

Para compensar en cierta medida la falta de registros, el 6502 incluye un modo de direccionamiento de página cero que utiliza un byte de dirección en la instrucción en lugar de los dos necesarios para direccionar la página completa.64  KB de memoria. Esto proporciona un acceso rápido al primero.Se pueden utilizar 256  bytes de RAM mediante instrucciones más cortas. Por ejemplo, una instrucción para sumar un valor de la memoria al valor del acumulador normalmente ocuparía tres bytes: uno para la instrucción y dos para la dirección de 16 bits. El uso de la página cero reduce esto a una dirección de 8 bits, disminuyendo la longitud total de la instrucción a dos bytes y, por lo tanto, mejorando el rendimiento de la instrucción.

El espacio de direcciones de la pila está cableado a la página de memoria $01, es decir, al rango de direcciones $0100– $01FF( 256– 511). El acceso por software a la pila se realiza mediante cuatro instrucciones de modo de direccionamiento implícito, cuyas funciones son insertar o extraer (o extraer) el acumulador o el registro de estado del procesador. La misma pila también se utiliza para las llamadas a subrutinas mediante las instrucciones JSR (salto a subrutina) y RTS (retorno de subrutina), así como para el manejo de interrupciones .

El chip utiliza eficazmente los registros de índice y pila con varios modos de direccionamiento , incluido un modo de página cero rápido , similar al del PDP-8 , que accede a las ubicaciones de memoria de las direcciones 0 a 255 con una sola dirección de 8 bits (ahorrando el ciclo que normalmente se requiere para obtener el byte de orden superior de la dirección). El código para el 6502 utiliza la página cero de forma similar a como el código para otros procesadores utilizaría los registros. En algunos microordenadores basados ​​en el 6502 con un sistema operativo, este utiliza la mayor parte de la página cero, dejando solo unas pocas ubicaciones para el usuario.

Los modos de direccionamiento también incluyen implícito (instrucciones de 1 byte); absoluto (3 bytes); absoluto indexado (3 bytes); página cero indexada (2 bytes); relativo (2 bytes); acumulador (1); indirecto,x e indirecto,y (2); e inmediato (2). Las instrucciones de salto usan un desplazamiento con signo de 8 bits relativo a la instrucción después del salto; el rango numérico −128..127 se traduce, por lo tanto, en 128 bytes hacia atrás y 127 bytes hacia adelante desde la instrucción que sigue al salto (que es 126 bytes hacia atrás y 129 bytes hacia adelante desde el inicio de la instrucción de salto). El modo acumulador opera en el registro acumulador y no necesita ningún dato de operando . El modo inmediato usa un operando literal de 8 bits .

Los modos indirectos son útiles para el procesamiento de matrices y estructuras de datos basadas en punteros. Con el modo indirecto,y de 5 o 6 ciclos , el registro Y de 8 bits se suma a una dirección base de 16 bits leída de la página cero, que se encuentra a un solo byte después del código de operación. El registro Y es, por lo tanto, un registro de índice en el sentido de que se usa para almacenar un índice real . ^{[ e ]} Incrementar el registro de índice para recorrer la matriz byte a byte toma solo dos ciclos adicionales. Con el modo indirecto,x menos utilizado , la dirección efectiva para la operación se encuentra en la dirección de la página cero formada al sumar el segundo byte de la instrucción al contenido del registro X. Usando los modos indexados, la página cero actúa efectivamente como un conjunto de hasta 128 registros de dirección adicionales (de bajo rendimiento).

El procesador 6502 es capaz de realizar sumas y restas en binario o decimal codificado en binario (BCD ). Al poner la CPU en modo BCD con la SEDinstrucción (set D flag), se realiza aritmética decimal, lo que $99 + $01resulta en $00 y la activación del indicador de acarreo (C). En modo binario, al que se accede con CLD(clear D flag), la misma operación resulta en $9A y la desactivación del indicador de acarreo. Aparte de Atari BASIC , el modo BCD se usaba raramente en aplicaciones para ordenadores domésticos.

Los códigos de operación de instrucción ( opcodes ) del 6502 tienen 8  bits de longitud y la forma general AAABBBCC, donde AAA y CC definen el opcode, y BBB define el modo de direccionamiento. ^{[ 63 ]} Por ejemplo, la ORAinstrucción realiza una operación OR bit a bit entre los bits del acumulador y otro valor. El opcode de la instrucción tiene la forma 000BBB01, donde BBB puede ser 010 para un valor de modo inmediato (constante), 001 para una dirección fija de página cero, 011 para una dirección absoluta, etc. ^{[ 63 ]} Este patrón no es universal, ya que existen excepciones, pero permite convertir fácilmente los valores de los opcodes a mnemónicos de ensamblador para la mayoría de las instrucciones, manejando los casos límite con código específico. ^{[ 63 ]}

De los 256 códigos de operación posibles disponibles usando un patrón de 8 bits, el 6502 original usa 151 de ellos, organizados en 56 instrucciones con (posiblemente) múltiples modos de direccionamiento . Dependiendo de la instrucción y el modo de direccionamiento, el código de operación puede requerir cero, uno o dos bytes adicionales para operandos. Por lo tanto, las instrucciones de máquina del 6502 varían en longitud de uno a tres bytes. ^{[ 64 ] [ 65 ]} El operando se almacena en el formato little-endian habitual del 6502 .

Cada instrucción de máquina de la CPU consume un cierto número de ciclos de reloj, generalmente igual al número de accesos a memoria. Por ejemplo, el modo de indexación absoluta de la instrucción ORA consume 4 ciclos de reloj: 3 para leer la instrucción y 1 para leer el valor de la dirección absoluta. Si no se accede a memoria, el número de ciclos de reloj es dos. El mínimo de ciclos de reloj para cualquier instrucción es dos. Al usar direccionamiento indexado, si el resultado cruza un límite de página, se añade un ciclo de reloj adicional. Asimismo, cuando se utiliza una dirección de página cero en modo de indexación (por ejemplo, zp,X), se añade un ciclo de reloj adicional.

El 65C816 , el descendiente CMOS de 16 bits del 6502, también admite direccionamiento de 24 bits, lo que da como resultado que las instrucciones se ensamblen con operandos de tres bytes, también dispuestos en formato little-endian.

 Los 105 códigos de operación restantes no están definidos. En el diseño original, las instrucciones donde los 4 bits de orden inferior ( nibble ) eran 3, 7, B o F no se usaban, lo que dejaba espacio para futuras expansiones. Del mismo modo, la columna $x2 tenía solo una entrada, . Las 25 ranuras vacías restantes se distribuyeron. Algunas de las ranuras vacías se usaron en el 65C02 para proporcionar tanto instrucciones nuevas como variaciones de las existentes con nuevos modos de direccionamiento. Las instrucciones $xF se dejaron inicialmente libres para permitir que proveedores externos agregaran sus propias instrucciones, pero versiones posteriores del 65C02 estandarizaron un conjunto de instrucciones de manipulación de bits desarrolladas por Rockwell Semiconductor .LDX #constant

Una instrucción en lenguaje ensamblador 6502 consta de un mnemónico de instrucción de tres caracteres , seguido de cualquier operando . Las instrucciones que no toman un operando separado, sino que apuntan a un solo registro según el modo de direccionamiento, combinan el registro de destino en el mnemónico de instrucción, por lo que el ensamblador usa INXen lugar de INC Xpara incrementar el registro X.

El siguiente código fuente en lenguaje ensamblador 6502 corresponde a una subrutina llamada , que copia una cadena de caracteres terminada en nulo de una ubicación a otra, convirtiendo las letras mayúsculas a minúsculas. La cadena que se copia es la "cadena de origen" y la cadena donde se almacena la cadena de origen convertida es el "destino".TOLOWER

El Western Design Center diseñó y, a partir de 2025, todavía produce el procesador WDC 65C816 S, un sucesor de 16 bits con núcleo estático del 65C02 . El W65C816S es una variante más reciente del 65C816, que es el núcleo de la computadora Apple IIGS y es la base del procesador Ricoh 5A22 que impulsa el Super Nintendo Entertainment System . El W65C816S incorpora pequeñas mejoras con respecto al 65C816 que hacen que el nuevo chip no sea un reemplazo exacto compatible con el hardware del anterior. Entre estas mejoras se encuentra la conversión a un núcleo estático, que permite detener el reloj en cualquiera de las fases sin que los registros pierdan datos. Disponible a través de distribuidores de electrónica, desde marzo de 2020, el W65C816S está oficialmente clasificado para  operar a 14 MHz.

El Western Design Center también diseñó y produjo el 65C802 , un núcleo 65C816 con un espacio de direcciones de 64 kilobytes en un encapsulado compatible con los pines del 65(C)02. El 65C802 podía adaptarse a una placa 6502 y funcionaba como un 65C02 al encenderse, operando en "modo de emulación". Al igual que con el 65C816, una secuencia de dos instrucciones cambiaba el 65C802 a "modo nativo", exponiendo su acumulador de 16 bits , sus registros de índice y otras características del 65C816. El 65C802 no tuvo una amplia difusión y su producción finalizó.

• Peddle, Chuck (12 de junio de 2014). «Historia oral de Chuck Peddle» (Entrevista). Entrevistado por Doug Fairbairn y Stephen Diamond. Archivado del original el 18 de noviembre de 2021.
• Bagnall, Brian (2010). Commodore, una empresa al límite (2.ª  ed.). Winnipeg, Manitoba: Variant Press. ISBN 978-0-9738649-6-0.
• Bennett, Thomas; Ekiss, John; Lattin, William (Bill); Lavell, Jeff (28 de marzo de 2008). "Panel de historia oral del Motorola 6800" (PDF) (Entrevista). Entrevistado por David Laws. Archivado (PDF) del original el 13 de abril de 2021. Recuperado el 30 de enero de 2021 .
• Cushman, Robert H. (20 de septiembre de 1975). "Microprocesadores de segunda generación y media: componentes de 10 dólares con un rendimiento similar al de los miniprocesadores de gama baja" (PDF) . EDN . 20 (17). Boston: Cahners Publishing: 36–42 . Archivado del original (PDF) el 24 de abril de 2016.
• Entrevista con William Mensch Stanford y el Proyecto Silicon Valley, 9 de octubre de 1995. Transcripción