Interrumpir

Una interrupción de hardware es una condición relacionada con el estado del hardware que puede ser señalada por un dispositivo de hardware externo, por ejemplo, una línea de solicitud de interrupción (IRQ) en una PC, o detectada por dispositivos integrados en la lógica del procesador (por ejemplo, el temporizador de la CPU en IBM System/370), para comunicar que el dispositivo necesita atención del sistema operativo (SO) ^{[ 8 ]} o, si no hay SO, del programa bare metal que se ejecuta en la CPU. Dichos dispositivos externos pueden ser parte de la computadora (por ejemplo, controlador de disco ) o pueden ser periféricos externos . Por ejemplo, presionar una tecla del teclado o mover un mouse conectado a un puerto PS/2 activa interrupciones de hardware que hacen que el procesador lea la pulsación de tecla o la posición del mouse.

Las interrupciones de hardware pueden llegar de forma asíncrona con respecto al reloj del procesador y en cualquier momento durante la ejecución de las instrucciones. Por consiguiente, todas las señales de interrupción de hardware entrantes se sincronizan con el reloj del procesador y solo se procesan en los límites de la ejecución de las instrucciones.

En muchos sistemas, cada dispositivo está asociado a una señal IRQ específica. Esto permite determinar rápidamente qué dispositivo de hardware solicita servicio y agilizar su atención.

En algunos sistemas más antiguos, como el CDC 3600 de 1964 , ^{[ 9 ]} todas las interrupciones iban a la misma ubicación, y el sistema operativo utilizaba una instrucción especializada para determinar la interrupción no enmascarada pendiente de mayor prioridad. En los sistemas contemporáneos, generalmente hay una rutina de interrupción distinta para cada tipo de interrupción (o para cada fuente de interrupción), a menudo implementada como una o más tablas de vectores de interrupción .

El procesador solicita una interrupción de software al ejecutar instrucciones específicas o cuando se cumplen ciertas condiciones. Cada señal de interrupción de software está asociada a un controlador de interrupción específico.

Una interrupción de software puede ser causada intencionalmente mediante la ejecución de una instrucción especial que, por diseño, invoca una interrupción al ejecutarse. ^{[ f ]} Dichas instrucciones funcionan de manera similar a las llamadas a subrutinas y se utilizan para diversos fines, como solicitar servicios del sistema operativo e interactuar con controladores de dispositivos (por ejemplo, para leer o escribir en medios de almacenamiento). Las interrupciones de software también pueden ser provocadas por errores de ejecución de programas o por el sistema de memoria virtual .

Normalmente, el núcleo del sistema operativo captura y gestiona las interrupciones de software. Algunas interrupciones se gestionan de forma transparente para el programa; por ejemplo, la resolución normal de un fallo de página consiste en hacer accesible la página requerida en la memoria física. Pero en otros casos, como un fallo de segmentación, el sistema operativo ejecuta una función de devolución de llamada del proceso. En sistemas operativos tipo Unix , esto implica enviar una señal como SIGSEGV , SIGBUS , SIGILL o SIGFPE , que puede llamar a un manejador de señales o ejecutar una acción predeterminada (terminar el programa). En Windows, la devolución de llamada se realiza mediante el Manejo Estructurado de Excepciones con un código de excepción como STATUS_ACCESS_VIOLATION o STATUS_INTEGER_DIVIDE_BY_ZERO. ^{[ 13 ]} Las interrupciones de software intencionadas para llamadas al sistema dan como resultado llamadas a rutinas en el núcleo para realizar la función solicitada por la llamada al sistema.

En un proceso del núcleo , a menudo ciertos tipos de interrupciones de software no deberían ocurrir. Si, a pesar de ello, se producen, puede provocar un fallo del sistema operativo .

Los términos interrupción , trampa , excepción , fallo y aborto se utilizan para distinguir los tipos de interrupciones, aunque "no hay un consenso claro sobre el significado exacto de estos términos". ^{[ 14 ]} El término trampa puede referirse a cualquier interrupción, a cualquier interrupción de software, a cualquier interrupción de software síncrona, o solo a las interrupciones causadas por instrucciones con trampa en sus nombres. En algunos usos, el término trampa se refiere específicamente a un punto de interrupción destinado a iniciar un cambio de contexto a un programa monitor o depurador . ^{[ 2 ]} También puede referirse a una interrupción síncrona causada por una condición excepcional (por ejemplo, división por cero , acceso a memoria no válido , código de operación ilegal ), ^{[ 14 ]} aunque el término excepción es más común para esto.

x86 divide las interrupciones en interrupciones (de hardware) y excepciones de software , e identifica tres tipos de excepciones: fallos, trampas y abortos. ^{[ 15 ] [ 16 ]} Las interrupciones (de hardware) son interrupciones activadas asincrónicamente por un dispositivo de E/S y permiten reiniciar el programa sin pérdida de continuidad. ^{[ 15 ]} Un fallo también se puede reiniciar, pero está vinculado a la ejecución síncrona de una instrucción: la dirección de retorno apunta a la instrucción que causó el fallo. Una trampa es similar a un fallo, excepto que la dirección de retorno apunta a la instrucción que se ejecutará después de la instrucción que causó la trampa; ^{[ 17 ]} un uso destacado es implementar llamadas al sistema . ^{[ 16 ]} Un aborto se utiliza para errores graves, como errores de hardware y valores no válidos en las tablas del sistema, y ​​a menudo ^{[ g ]} no permite reiniciar el programa. ^{[ 17 ]}

ARM utiliza el término excepción para referirse a todos los tipos de interrupciones, ^{[ 18 ]} y divide las excepciones en interrupciones (de hardware) , abortos , reinicios e instrucciones generadoras de excepciones. Los abortos corresponden a excepciones x86 y pueden ser abortos de prebúsqueda (fallos en la obtención de instrucciones) o abortos de datos (fallos en el acceso a datos), y pueden ser síncronos o asíncronos. Los abortos asíncronos pueden ser precisos o imprecisos. Los abortos de la MMU (fallos de página) son síncronos. ^{[ 19 ]}

RISC-V utiliza el término interrupción tanto para el conjunto general como para el subconjunto externo; las interrupciones internas se denominan excepciones.

Se solicita una interrupción por nivel manteniendo la señal de interrupción en su nivel lógico activo (alto o bajo) . Un dispositivo activa una interrupción por nivel llevando la señal al nivel activo y manteniéndola en él. La señal se desactiva cuando el procesador se lo ordena, generalmente después de que el dispositivo haya recibido mantenimiento.

El procesador toma muestras de la señal de entrada de interrupción durante cada ciclo de instrucción. El procesador reconocerá la solicitud de interrupción si la señal está activa cuando se produce el muestreo.

Las entradas activadas por nivel permiten que varios dispositivos compartan una señal de interrupción común mediante conexiones OR cableadas. El procesador realiza sondeos para determinar qué dispositivos solicitan servicio. Tras atender un dispositivo, el procesador puede volver a sondear y, si es necesario, atender otros dispositivos antes de salir de la rutina de servicio de interrupción (ISR). Como se describió anteriormente, un procesador cuya entrada de interrupción sensible al nivel está conectada a un circuito OR cableado es susceptible a interrupciones espurias, que, de producirse, pueden causar un bloqueo total u otro fallo del sistema potencialmente fatal.

Una interrupción activada por flanco es aquella que se señala mediante una transición de nivel en la línea de interrupción, ya sea un flanco descendente (de alto a bajo) o un flanco ascendente (de bajo a alto). El dispositivo que desea generar una interrupción envía un pulso a la línea y, a continuación, la desactiva.

Lo importante del disparo por flanco es que la señal debe cambiar de estado para activar la interrupción; por ejemplo, si la transición fuera de alto a bajo, solo se activaría una interrupción por flanco descendente, y el nivel bajo continuo no activaría ninguna otra. La señal debe volver al nivel alto y volver a bajar para activar una nueva interrupción. Esto contrasta con el disparo por nivel, donde el nivel bajo continuaría generando interrupciones (si están habilitadas) hasta que la señal vuelva a su nivel alto.

Los ordenadores con interrupciones activadas por flanco pueden incluir un registro de interrupción que conserva el estado de las interrupciones pendientes. Los sistemas con registros de interrupción generalmente también disponen de registros de máscara de interrupción.

Varios dispositivos pueden compartir una línea de interrupción activada por flanco si están diseñados para ello. La línea de interrupción debe tener una resistencia de polarización a tierra o a tierra para que, cuando no esté activa, vuelva a su estado inactivo, que es su estado predeterminado. Los dispositivos señalan una interrupción llevando brevemente la línea a su estado no predeterminado y la dejan flotando (sin activarla) cuando no señalan una interrupción. Este tipo de conexión también se conoce como colector abierto . La línea transporta entonces todos los pulsos generados por todos los dispositivos. (Esto es análogo al cordón de algunos autobuses y tranvías que cualquier pasajero puede tirar para indicar al conductor que solicita una parada). Sin embargo, los pulsos de interrupción de diferentes dispositivos pueden fusionarse si ocurren en un intervalo de tiempo cercano. Para evitar la pérdida de interrupciones, la CPU debe activarse en el flanco descendente del pulso (por ejemplo, en el flanco ascendente si la línea está polarizada a tierra y se mantiene a nivel bajo). Después de detectar una interrupción, la CPU debe verificar todos los dispositivos para comprobar los requisitos de servicio.

Las interrupciones activadas por flanco no presentan los problemas de compartición que sí tienen las activadas por nivel. El servicio de un dispositivo de baja prioridad puede posponerse arbitrariamente, mientras que las interrupciones de dispositivos de alta prioridad se siguen recibiendo y procesando. Si existe un dispositivo que la CPU desconoce cómo atender, lo que puede generar interrupciones espurias, esto no interferirá con la señalización de interrupción de otros dispositivos. Sin embargo, es fácil que una interrupción activada por flanco pase desapercibida —por ejemplo, cuando las interrupciones se enmascaran durante un período— y, a menos que exista algún tipo de registro de hardware que registre el evento, es imposible recuperarlo. Este problema provocó muchos bloqueos en el hardware informático antiguo, ya que el procesador desconocía que debía realizar alguna acción. El hardware más moderno suele tener uno o más registros de estado de interrupción que registran las solicitudes de interrupción; un código de gestión de interrupciones bien escrito, basado en flancos, puede comprobar estos registros para garantizar que no se pierda ningún evento.

El bus ISA ( Industry Standard Architecture ) utiliza interrupciones activadas por flanco, sin exigir que los dispositivos puedan compartir líneas IRQ. Sin embargo, todas las placas base ISA convencionales incluyen resistencias pull-up en sus líneas IRQ, por lo que los dispositivos ISA que se comportan correctamente y comparten líneas IRQ deberían funcionar sin problemas. El puerto paralelo también utiliza interrupciones activadas por flanco. Muchos dispositivos antiguos asumen que tienen el uso exclusivo de las líneas IRQ, lo que hace que compartirlas sea eléctricamente inseguro.

Existen tres formas de conectar varios dispositivos que comparten la misma línea. La primera es mediante conducción exclusiva (conmutación) o conexión exclusiva (a pines). La segunda es mediante bus (todos conectados a la misma línea): las tarjetas en un bus deben saber cuándo deben comunicarse y cuándo no (es decir, el bus ISA). La comunicación se puede activar de dos maneras: mediante un pestillo de acumulación o mediante puertas lógicas. Las puertas lógicas esperan un flujo de datos continuo que se monitoriza en busca de señales clave. Los acumuladores solo se activan cuando el lado remoto excita la puerta más allá de un umbral, por lo que no se requiere una velocidad negociada. Cada método tiene sus ventajas en cuanto a velocidad y distancia. Un disparador, generalmente, es el método mediante el cual se detecta la excitación: flanco ascendente, flanco descendente, umbral ( el osciloscopio puede activar una amplia variedad de formas y condiciones).

La activación de interrupciones de software debe estar integrada en el software (tanto en el sistema operativo como en la aplicación). Una aplicación en C tiene una tabla de activación (una tabla de funciones) en su encabezado, que tanto la aplicación como el sistema operativo conocen y utilizan adecuadamente, sin relación con el hardware. Sin embargo, no hay que confundir esto con las interrupciones de hardware, que envían señales a la CPU (la CPU ejecuta software a partir de una tabla de funciones, de forma similar a las interrupciones de software).

Algunos sistemas utilizan una combinación de señalización activada por nivel y por flanco. El hardware no solo detecta un flanco, sino que también verifica que la señal de interrupción permanezca activa durante un período de tiempo determinado.

Un uso común de las interrupciones híbridas es para la entrada de interrupción no enmascarable (NMI). Dado que las NMI generalmente señalan eventos importantes, o incluso catastróficos, del sistema, una buena implementación de esta señal busca garantizar la validez de la interrupción verificando que permanezca activa durante un período de tiempo. Este enfoque de dos pasos ayuda a evitar que las interrupciones falsas afecten al sistema.

Una interrupción señalizada por mensaje no utiliza una línea de interrupción física. En su lugar, un dispositivo indica su solicitud de servicio enviando un mensaje breve a través de un medio de comunicación, normalmente un bus de computadora . El mensaje puede ser de un tipo reservado para interrupciones o de un tipo preexistente, como una escritura en memoria.

Las interrupciones señalizadas por mensaje se comportan de forma muy similar a las interrupciones activadas por flanco, ya que la interrupción es una señal momentánea en lugar de una condición continua. El software de gestión de interrupciones las trata de manera muy parecida. Normalmente, se permite la fusión de varias interrupciones señalizadas por mensaje pendientes con el mismo mensaje (la misma línea de interrupción virtual), al igual que se permite la fusión de interrupciones activadas por flanco muy próximas entre sí.

Los vectores de interrupción señalizados por mensajes pueden compartirse, siempre que el medio de comunicación subyacente sea compartible. No se requiere ningún esfuerzo adicional.

Dado que la identidad de la interrupción se indica mediante un patrón de bits de datos, sin necesidad de un conductor físico independiente, se pueden gestionar de forma eficiente muchas más interrupciones distintas. Esto reduce la necesidad de compartir recursos. Los mensajes de interrupción también se pueden transmitir a través de un bus serie, sin necesidad de líneas adicionales.

PCI Express , un bus serie para ordenadores, utiliza exclusivamente interrupciones señalizadas por mensajes .

En una analogía con un botón pulsador aplicada a sistemas informáticos , el término "timbre" o "interrupción de timbre" se usa a menudo para describir un mecanismo mediante el cual un sistema de software puede indicar o notificar a un dispositivo de hardware que hay una tarea pendiente. Normalmente, el sistema de software coloca los datos en ubicaciones de memoria conocidas y acordadas, y "llama a la puerta" escribiendo en una ubicación de memoria diferente. Esta ubicación de memoria se suele denominar región de timbre, e incluso puede haber varios timbres con diferentes funciones en esta región. Es esta acción de escribir en la región de memoria del timbre la que "llama a la puerta" y notifica al dispositivo de hardware que los datos están listos y esperando. El dispositivo de hardware entonces sabe que los datos son válidos y puede procesarlos. Normalmente, escribiría los datos en un disco duro , los enviaría a través de una red , los cifraría , etc.

El término "interrupción de timbre" suele ser un nombre inapropiado . Si bien es similar a una interrupción, ya que provoca que el dispositivo realice alguna tarea, la región del timbre a veces se implementa como una región de sondeo , otras veces escribe directamente en los registros físicos del dispositivo y, en ocasiones, está conectada directamente a dichos registros. Tanto al escribir a través de los registros físicos como directamente en ellos, esto puede provocar una interrupción real en la unidad central de procesamiento ( CPU ) del dispositivo, si la tiene.

Las interrupciones por timbre se pueden comparar con las interrupciones señalizadas por mensaje , ya que tienen algunas similitudes.

En los sistemas multiprocesador , un procesador puede enviar una solicitud de interrupción a otro procesador a través de interrupciones entre procesadores ^{[ i ]} (IPI).