Hispanopedia Wiki
Articulo de referencia

Pentium Pro

[[Workstation]]"},"cpuid":{"wt":"0F619h"}},"i":0}}]}"> El Pentium Pro es el primer microprocesador basado en x86 de sexta generación desarrollado y fabricado por Intel y present...

Hispanopedia WikiContenido en espanolLectura gratuita

El Pentium Pro es el primer microprocesador basado en x86 de sexta generación desarrollado y fabricado por Intel y presentado el 1 de noviembre de 1995. [ 1 ] : D-2 Fue el primer procesador Intel basado en x86 en implementar la microarquitectura P6 (a veces denominada i686), que a su vez es la sucesora de la arquitectura P5 del Pentium original .

Mientras que el Pentium y el Pentium MMX tenían 3,1 y 4,5  millones de transistores , respectivamente, el Pentium Pro contenía 5,5  millones de transistores. [ 2 ] : 12 Era capaz de configuraciones de procesador dual y cuádruple y solo venía en un factor de forma, el Socket 8 rectangular relativamente grande .

El Pentium Pro fue concebido originalmente para reemplazar al Pentium original (P5) en una amplia gama de aplicaciones. Posteriormente, su función se redujo a un rol más específico como procesador para servidores y computadoras de escritorio de gama alta. Más tarde, su función se amplió para incluir supercomputadoras que utilizaban estos procesadores; la más destacada fue ASCI Red en 1996, la primera computadora en alcanzar más de un teraFLOPS y que ocupó el primer puesto en la lista TOP500 desde 1997 hasta 2000. ASCI Red utilizaba una configuración de doble procesador con dos CPU Pentium Pro en cada nodo de computación. [ 3 ]

El sucesor del Pentium Pro es el Pentium II Xeon, lanzado en 1998, que a su vez también deriva del P6.

Microarquitectura

Diagrama de bloques de la microarquitectura del Pentium Pro
Procesador Pentium Pro de 200  MHz con  caché L2 de 512 KB en encapsulado PGA.
Procesador Pentium Pro de 200  MHz con  caché L2 de 1 MB en encapsulado PPGA.
Pentium Pro de 256  KB sin condensador

El arquitecto principal de Pentium Pro fue Fred Pollack , quien estaba especializado en superescalaridad y también había trabajado como ingeniero principal del Intel iAPX 432. [ 4 ]

Resumen

El Pentium Pro incorporó una nueva microarquitectura , distinta de la microarquitectura P5 del Pentium . Poseía una arquitectura superpipelineada desacoplada de 14 etapas que utilizaba un pool de instrucciones. El Pentium Pro ( P6 ) implementó muchas diferencias arquitectónicas radicales que reflejaban otros diseños x86 contemporáneos , como el NexGen Nx586 y el Cyrix 6x86 . La tubería del Pentium Pro tenía etapas de decodificación adicionales para traducir dinámicamente las instrucciones IA-32 en secuencias de microoperaciones almacenadas en búfer , que luego podían analizarse, reordenarse y renombrarse para detectar operaciones paralelizable que podían enviarse a más de una unidad de ejecución a la vez. Por lo tanto, el Pentium Pro presentaba ejecución fuera de orden , incluyendo ejecución especulativa mediante el cambio de nombre de registros . También tenía un bus de direcciones más amplio de 36 bits , utilizable por la Extensión de Dirección Física (PAE), lo que le permitía acceder hasta 64 GB ( 64  ×  1024 3 bytes) de memoria.

El Pentium Pro tiene una caché de instrucciones de  8 KB , de la cual se obtienen hasta 16 bytes en cada ciclo y se envían a los decodificadores de instrucciones . Hay tres decodificadores de instrucciones. Los decodificadores son desiguales en su capacidad: solo uno puede decodificar cualquier instrucción x86, mientras que los otros dos solo pueden decodificar instrucciones x86 simples. Esto restringe la capacidad del Pentium Pro para decodificar múltiples instrucciones simultáneamente, lo que limita la ejecución superescalar. Las instrucciones x86 se decodifican en microoperaciones (micro-ops) de 118 bits. Las micro-ops son similares a las de los ordenadores con conjunto de instrucciones reducido (RISC); es decir, codifican una operación, dos fuentes y un destino. El decodificador general puede generar hasta cuatro micro-ops por ciclo, mientras que los decodificadores simples pueden generar una micro-op cada uno por ciclo. Por lo tanto, las instrucciones x86 que operan en la memoria (por ejemplo, agregar este registro a esta ubicación en la memoria) solo pueden ser procesadas por el decodificador general, ya que esta operación requiere un mínimo de tres microoperaciones. Del mismo modo, los decodificadores simples se limitan a instrucciones que pueden traducirse en una microoperación. Las instrucciones que requieren más de cuatro microoperaciones se traducen con la ayuda de un secuenciador, que genera las microoperaciones necesarias durante varios ciclos de reloj. El Pentium Pro fue el primer procesador de la familia x86 en admitir microcódigo actualizable bajo el control de la BIOS y/o del sistema operativo (SO). [ 5 ]

Las microoperaciones salen del búfer de reordenamiento (ROB) y entran en una estación de reserva (RS), donde esperan ser enviadas a las unidades de ejecución. En cada ciclo de reloj, se pueden enviar hasta cinco microoperaciones a cinco unidades de ejecución. El Pentium Pro tiene un total de seis unidades de ejecución: dos unidades de enteros, una unidad de punto flotante (FPU), una unidad de carga, una unidad de direcciones de almacenamiento y una unidad de datos de almacenamiento. [ 6 ] Una de las unidades de enteros comparte los mismos puertos que la FPU, y por lo tanto el Pentium Pro solo puede enviar una microoperación de enteros y una microoperación de punto flotante, o dos microoperaciones de enteros por ciclo, además de las microoperaciones para las otras tres unidades de ejecución. De las dos unidades de enteros, solo la que comparte la ruta con la FPU en el puerto 0 tiene el complemento completo de funciones tales como un desplazador de barril , multiplicador, divisor y soporte para instrucciones LEA. La segunda unidad entera, que está conectada al puerto 1, no tiene estas funcionalidades y se limita a operaciones simples como suma, resta y el cálculo de direcciones de destino de bifurcación. [ 6 ]

La FPU ejecuta operaciones de punto flotante. La suma y la multiplicación se ejecutan en paralelo y tienen una latencia de tres y cinco ciclos, respectivamente. La división y la raíz cuadrada no se ejecutan en paralelo y se ejecutan en unidades separadas que comparten los puertos de la FPU. La división y la raíz cuadrada tienen una latencia de 18-36 y 29-69 ciclos, respectivamente. El valor más pequeño corresponde a números de punto flotante de precisión simple (32 bits) y el más grande a números de precisión extendida (80 bits). La división y la raíz cuadrada pueden operar simultáneamente con sumas y multiplicaciones, impidiendo su ejecución únicamente cuando el resultado debe almacenarse en el ROB.

Tras el lanzamiento del microprocesador, se descubrió un error en la unidad de coma flotante , conocido comúnmente como el "error de la FPU de Pentium Pro y Pentium II" e Intel como la "errata de la bandera". Este error se produce en determinadas circunstancias durante la conversión de coma flotante a entero, cuando el número de coma flotante no cabe en el formato entero más pequeño, lo que provoca que la FPU se desvíe de su comportamiento documentado. Se considera un error menor y se produce en circunstancias tan especiales que muy pocos programas, si acaso alguno, se ven afectados.

La microarquitectura Pentium Pro P6 fue utilizada por Intel de una u otra forma durante más de una década. La arquitectura escalaba desde su  frecuencia inicial de 150 MHz hasta 1,4  GHz con el Pentium III "Tualatin" . Las diversas características del diseño continuaron posteriormente en el núcleo derivado llamado " Banias " en Pentium M e Intel Core ( Yonah ), que a su vez evolucionaría en la microarquitectura Core ( procesador Core 2 ) a partir de 2006. [ 7 ]

Conjunto de instrucciones

El Pentium Pro (P6) introdujo nuevas instrucciones de "movimiento condicional" en la gama Intel; las instrucciones `and` ('movimiento condicional') obtienen un valor de origen de un registro o memoria y, opcionalmente, escriben ese valor en un registro de destino según una condición `cc` en el registro de indicadores, las mismas condiciones que utilizan las instrucciones de salto condicional (`conditional jump`). Por ejemplo, mueve un valor específico a un registro si el registro de indicadores coincide con la condición NE (distinto de), es decir, el indicador de cero no está activado. Si el indicador de cero está activado, la condición es falsa y el registro de destino conserva su valor. Esto permite operaciones simples de `if-then-else` (como las que se utilizan comúnmente en C ) sin una costosa bifurcación condicional. La variante proporciona la misma funcionalidad para registros de punto flotante. Desafortunadamente, no admite valores de origen inmediatos (constantes en línea) ni destinos de memoria.CMOVccFCMOVccJccCMOVNE? :FCMOVccCMOV

Un segundo avance fue la documentación de la UD2instrucción ilegal. Este código de operación está reservado y garantiza que provocará una excepción de instrucción ilegal en el procesador P6 y todos los procesadores posteriores. Esto permite a los desarrolladores provocar fácilmente el fallo del programa actual de forma segura para el futuro cuando el software detecta un error.

Actuación

A pesar de ser avanzada para su época, la arquitectura de renombrado de registros fuera de orden del Pentium Pro tenía problemas para ejecutar código de 16 bits y código mixto ( 8 bits con 16 bits (8/16), o 16 bits con 32 bits (16/32)), ya que el uso de registros parciales provocaba frecuentes vaciados de la tubería. [ 8 ] El uso específico de registros parciales era entonces una optimización de rendimiento común, ya que no suponía ninguna penalización de rendimiento en los procesadores Intel anteriores al P6; además, los sistemas operativos dominantes en el momento del lanzamiento del Pentium Pro eran MS-DOS de 16 bits y Windows 3.1x y Windows 95 mixtos de 16/32 bits (aunque este último requiere una CPU 80386 de 32 bits como mínimo, gran parte de su código sigue siendo de 16 bits por razones de rendimiento, como la biblioteca de vínculos dinámicos USER de Windows de 16 bits , user.exe ). Esto, junto con el alto coste de los sistemas Pentium Pro, provocó unas ventas tibias entre los usuarios de PC. compradores de la época. Para aprovechar al máximo la microarquitectura P6 del Pentium Pro , se necesita un sistema operativo de 32 bits, como Windows NT , Linux , Unix u OS/2 . Los problemas de rendimiento con código heredado fueron mitigados parcialmente más tarde por Intel con el Pentium II.

En comparación con los microprocesadores RISC, el Pentium Pro, cuando se presentó, superó ligeramente a los microprocesadores RISC más rápidos en rendimiento de enteros al ejecutar la prueba de rendimiento SPECint 95, [ 9 ] : 2 pero el rendimiento de punto flotante fue significativamente menor, la mitad que el de algunos microprocesadores RISC. [ 9 ] : 3 La ventaja del Pentium Pro en rendimiento de enteros desapareció rápidamente, siendo superado primero por el MIPS Technologies R10000 en enero de 1996, y luego por la variante EV56 del Alpha 21164 de Digital Equipment Corporation . [ 10 ]

Los revisores rápidamente notaron las escrituras muy lentas en la memoria de video como el punto débil de la plataforma P6, con un rendimiento aquí que era tan bajo como el 10% de un sistema Pentium con la misma frecuencia en pruebas comparativas como VIDSPEED. Los métodos para sortear esto incluían configurar el dibujo VESA en la memoria del sistema en lugar de la memoria de video en juegos como Quake , [ 11 ] y más tarde surgieron utilidades como FASTVID, que podían duplicar el rendimiento en ciertos juegos al habilitar las funciones de combinación de escritura de la CPU. [ 12 ] [ 13 ] Los registros de rango de tipo de memoria (MTRR) son configurados automáticamente por los controladores de video de Windows a partir de 1997, y desde entonces el subsistema de caché/memoria mejorado y el rendimiento de la FPU hicieron que superara al Pentium reloj por reloj en los juegos 3D emergentes de mediados a finales de la década de 1990, particularmente cuando se usaba Windows NT 4.0 . Sin embargo, la falta de implementación de MMX (que se lanzó un año después del Pentium Pro) reduce el rendimiento en aplicaciones multimedia que utilizaban esas instrucciones.

Almacenamiento en caché

Probablemente la adición más notable del Pentium Pro fue su caché L2 en el paquete , que variaba de 256  KB en su lanzamiento a 1  MB en 1997. En ese momento, la tecnología de fabricación no permitía integrar una caché L2 grande en el núcleo del procesador. En su lugar, Intel colocó el/los chip(s) L2 por separado en el paquete, lo que aún le permitía funcionar a la misma velocidad de reloj que el núcleo de la CPU. Además, a diferencia de la mayoría de los esquemas de caché basados ​​en la placa base que compartían el bus principal del sistema con la CPU, la caché del Pentium Pro tenía su propio bus posterior (llamado bus independiente dual por Intel). Debido a esto, la CPU podía leer la memoria principal y la caché simultáneamente, reduciendo en gran medida un cuello de botella tradicional. [ 14 ] La caché también era "no bloqueante", lo que significa que el procesador podía realizar más de una solicitud de caché a la vez (hasta 4), reduciendo las penalizaciones por fallo de caché; un ejemplo de paralelismo a nivel de memoria (MLP). Estas propiedades se combinaron para crear una caché L2 muchísimo más rápida que las cachés integradas en la placa base de los procesadores antiguos. Esta caché, por sí sola, le otorgaba a la CPU una ventaja en el rendimiento de entrada/salida sobre las CPU x86 más antiguas . En configuraciones multiprocesador, la caché integrada del Pentium Pro disparó el rendimiento en comparación con arquitecturas en las que cada CPU compartía una caché central.

Sin embargo, esta caché L2, mucho más rápida, presentaba algunas complicaciones. La configuración de caché integrada del Pentium Pro era única. El procesador y la caché se encontraban en chips separados dentro del mismo encapsulado y estaban conectados estrechamente mediante un bus de alta velocidad. Los dos o tres chips debían unirse al principio del proceso de producción, antes de que se pudieran realizar las pruebas. Esto significaba que un solo defecto, por pequeño que fuera, en cualquiera de los chips obligaba a desechar todo el conjunto, lo que contribuyó al bajo rendimiento de producción y al elevado coste del Pentium Pro. Todas las versiones del chip eran caras,  especialmente las de 1024 KB, ya que requerían dos  chips de caché de 512 KB además del chip del procesador.

Modelos disponibles

Las velocidades de reloj del Pentium Pro eran de 150, 166, 180 o 200  MHz con un bus externo  de 60 o 66 MHz . En sus primeras etapas de desarrollo, se creó un prototipo del Pentium Pro de 133 MHz, pero nunca se comercializó. Algunos usuarios optaron por aumentar la frecuencia de sus procesadores Pentium Pro, funcionando a menudo a 233 MHz la versión de 200 MHz, a 200 MHz la de 180 MHz y a 166 MHz la de 150 MHz. El procesador era popular en configuraciones de multiprocesamiento simétrico , siendo habituales las configuraciones de servidores y estaciones de trabajo con SMP dual y cuádruple.       

El primer sistema informático que se comercializó con un Pentium Pro fue lanzado por Advanced Logic Research en abril de 1996 con el Revolution Quad6; como su nombre indica, admite hasta cuatro Pentium Pro funcionando en una configuración SMP. [ 15 ] Intel no ofreció una versión móvil del Pentium Pro original debido a problemas de consumo de energía y calor. [ 16 ] Al menos un fabricante vendió un ordenador portátil con un Pentium Pro: el 6200TLP de Imperial Computer. [ 17 ]

En el esquema "Familia/Modelo/Revisión" de Intel, el Pentium Pro pertenece a la familia 6, modelo 1, y su código de producto Intel es 80521.

Fabricación

El proceso utilizado para fabricar el chip del procesador Pentium Pro y su chip de memoria caché independiente cambió, lo que dio lugar a una combinación de procesos utilizados en el mismo paquete:

  • El  chip del procesador prototipo Pentium Pro de 133 MHz se fabricó en un  proceso BiCMOS de 0,6 μm. [ 18 ] [ 19 ]
  • El  chip del procesador Pentium Pro de 150 MHz se fabricó en un proceso BiCMOS  de 0,50 μm . [ 19 ] [ 9 ]
  • El chip del procesador Pentium Pro de 166, 180 y 200  MHz se fabricó en un  proceso BiCMOS de 0,35 μm. [ 19 ] [ 9 ]
  • El  chip de caché L2 de 256 KB se fabricó en un  proceso BiCMOS de 0,50 μm. [ 19 ] [ 9 ]
  •  El chip de caché L2 de 512 y 1024 KB se fabricó en un  proceso BiCMOS de 0,35 μm. [ 19 ] [ 9 ]

Embalaje

El Pentium Pro (con hasta 512  KB de caché) se presenta en un módulo multichip (MCM) cerámico. El MCM cuenta con 387  pines, de los cuales aproximadamente la mitad están dispuestos en una matriz de rejilla de pines (PGA) y la otra mitad en una matriz de rejilla de pines intersticial (IPGA). El encapsulado fue diseñado para el Socket 8. El MCM contiene dos cavidades inferiores donde se alojan el chip del microprocesador y su chip de caché correspondiente. Los chips están unidos a un disipador de calor, cuya parte superior expuesta facilita la transferencia directa del calor de los chips a un sistema de refrigeración, como un disipador térmico. Los chips se conectan al encapsulado mediante soldadura de alambre convencional. Las cavidades están selladas con una placa cerámica. El Pentium Pro con 1  MB de caché utiliza un MCM de plástico. En lugar de dos cavidades, solo hay una, donde se alojan los tres chips, unidos al encapsulado en lugar de a un disipador de calor. Las cavidades están rellenas de resina epoxi.

Rutas de actualización

En 1998, se lanzó el procesador Pentium II OverDrive  de 300/333 MHz para Socket 8. Basado en parte en la tecnología del Deschutes Pentium II Xeon , contaba con doble caché L1 y 512 KB de caché L2 de velocidad completa con capacidades MMX , y fue producido por Intel como una opción de actualización directa para los propietarios de sistemas Pentium Pro. Sin embargo, solo admitía multiprocesamiento sin enclavamiento de dos vías y no de cuatro vías o superior, lo que lo hacía una actualización poco útil para sistemas de cuatro procesadores. A pesar de esto, algunos usuarios han actualizado extraoficialmente sus sistemas de cuatro e incluso seis procesadores (especialmente el ALR 6x6) con resultados diversos. [ 20 ] Los nodos de computación de ASCI Red (que originalmente usaba procesadores Pentium Pro desde su creación) se actualizaron a estos procesadores especialmente empaquetados en 1999, lo que mantuvo su liderazgo en la lista TOP500 (antes de ser superado en 2000 por ASCI White ) y también lo convirtió en la primera computadora en general en superar la marca de rendimiento de dos teraFLOPS ese año. [ 21 ] ASCI Red continuó usando estos procesadores durante el resto de su vida hasta que fue desmantelado en 2006.  

A medida que las placas base Slot 1 se hicieron más comunes, varios fabricantes lanzaron adaptadores (o slotkets ) de Socket 8 a Slot 1, como el Tyan M2020, el Asus C-P6S1, el Tekram P6SL1 y el Abit KP6. Estos slotkets permitieron usar procesadores Pentium Pro con  placas base Slot 1; sin embargo, solo unos pocos chipsets los admitían, por lo que su uso no se generalizó. Finalmente, recuperaron popularidad con los adaptadores de Socket 370 a Slot  1, cuando Intel introdujo los procesadores Celeron y Pentium III  Socket 370 a finales de la década de 1990. Estos slotkets permitieron reducir los costos para los ensambladores de computadoras (especialmente en equipos con procesadores duales) y brindaron a las placas base Slot 1 la capacidad de seguir recibiendo actualizaciones de CPU más allá de las CPU Slot 1 disponibles en ese momento. Además, venían equipados con sus propios módulos reguladores de voltaje, para suministrar a la nueva CPU un voltaje de núcleo más bajo, algo que la placa base no permitiría de otro modo.

En cuanto a la compatibilidad con procesadores Pentium Pro en ciertos chipsets cuando se utilizan en una ranura, el chipset Intel 440FX admitía explícitamente tanto procesadores Pentium Pro como Pentium II; sin embargo, los chipsets Intel 440BX y posteriores de ranura  1 solo admitían el Pentium II y no el Pentium Pro.

Especificaciones básicas

Pentium Pro

  • Caché L1 : 8, 8  KB (datos, instrucciones)
  • Caché L2 : 256, 512  KB (un chip) o 1024  KB (dos  chips de 512 KB) en un módulo multichip con reloj a velocidad de CPU.
  • Zócalo: Zócalo 8
  • Bus frontal : 60 y 66  MHz
  • VCore: 3,1–3,3  V
  • Fabricación: 0,50  μm o 0,35 BiCMOS [ 22 ]
  • Frecuencia de reloj: 150, 166, 180, 200  MHz (con capacidad para 233  MHz en algunas placas base).
  • Primer lanzamiento: noviembre de 1995

Sobremarcha del Pentium II

Pentium II Overdrive con el disipador de calor retirado. El núcleo Flip-chip Deschutes está a la izquierda.  La caché de 512 KB está a la derecha. [ 23 ]
  • Caché L1: 16, 16  KB (datos + instrucciones)
  • Caché L2:  chip externo de 512 KB en el módulo de la CPU, con reloj a la velocidad de la CPU.
  • Zócalo: Zócalo  8
  • Multiplicador: Bloqueado en 5×
  • Bus frontal: 60 y 66  MHz
  • VCore: 3,1–3,3  V (tiene regulador de voltaje integrado)
  • Fabricación: 0,25  μm
  • Basado en el Pentium II de la generación Deschutes
  • Frecuencia de reloj: 300, 333  MHz
  • Primer lanzamiento: 1997
  • Compatible con la tecnología MMX

Capacidades de bus y multiprocesador

El diseño del bus del Pentium Pro estuvo influenciado por Futurebus (IEEE 896), el bus Intel iAPX 432 y elementos del bus Intel i960 . Futurebus estaba destinado a reemplazar el VMEbus basado en el 68000, utilizado desde finales de la década de 1970 como el principal bus avanzado estandarizado; sin embargo, permaneció estancado dentro del comité de estandarización durante muchas décadas y tuvo escaso uso en la práctica. El iAPX 432 también fue un fracaso comercial ; no obstante, posteriormente aprendieron a construir un bus de transacciones divididas para soportar un sistema multiprocesador sin caché. El i960 había desarrollado aún más el bus iAPX 432 de transacciones divididas para incluir un protocolo de coherencia de caché, lo que resultó en un conjunto de características muy similares a las ambiciones de Futurebus. [ 24 ]

El Pentium Pro utilizaba señalización GTL+ en su bus frontal. [ 25 ] El Pentium Pro podía utilizarse de forma independiente en diseños de hasta cuatro vías. También se construyeron ordenadores Pentium Pro de ocho vías, aunque estos utilizaban múltiples buses. [ 26 ] El Pentium Pro también se diseñó para incluir el bus de cuatro vías SMP con coherencia de caché de transacciones divididas como característica obligatoria de cada chip producido, [ 24 ] lo que también sirve para impedir el acceso de la competencia al zócalo mediante procesadores clonados. [ 24 ]

Aunque el Pentium Pro no tuvo éxito como máquina para las masas debido a la escasa compatibilidad de 16 bits con Windows 95 y muchos otros sistemas operativos de 16 bits y mixtos de 16/32 bits (como se mencionó anteriormente), sí logró éxitos significativos en el ámbito de los servidores de archivos gracias a su avanzado diseño de bus integrado, [ 24 ] introduciendo muchas características avanzadas que antes solo estaban disponibles en el costoso segmento de estaciones de trabajo en el mercado de productos básicos.

Competidores de Pentium Pro/6.ª generación

Véase también

Referencias

  1. ↑ Fisher, Lawrence M. (2 de noviembre de 1995). "Intel ofrece su Pentium Pro para el mercado de estaciones de trabajo" . The New York Times (ed. Nueva York  ). pág.  D-2. eISSN 1553-8095 . ISSN 0362-4331 . Archivado del original el 4 de agosto de 2009. Recuperado el 28 de diciembre de 2022. Intel Corporation presentó hoy su nuevo microprocesador, el Pentium Pro. Pero aunque el rendimiento del chip es mayor de lo esperado y su precio menor, los analistas dijeron que su impacto inmediato probablemente no igualaría el de su predecesor, el Pentium.  
  2. ↑ Brey, Barry B. (2003). «Introducción al microprocesador y la computadora» . Los microprocesadores Intel 8086/8088, 80186, 80286, 80386, 80486: Arquitectura, programación e interfaz (Sexta edición internacional). Pearson Education . pág. 12. ISBN   978-0130487209. LCCN 93021801 . OCLC 224097450 . OL 1412841M . Consultado el 15 de diciembre de 2022 .   
  3. ↑ "ASCI Red: Sandia National Laboratory" . TOP500 . nd Archivado del original el 7 de enero de 2023. Recuperado el 7 de enero de 2023. La supercomputadora ASCI Red de Intel fue la primera computadora de teraflop/s, ocupando el puesto número 1 en la novena lista TOP500 en junio de 1997 con un rendimiento Linpack de 1,068 teraflop/s. [...] Era una máquina masivamente paralela MIMD basada en malla (38 x 32 x 2) que inicialmente constaba de 7264 nodos de cómputo, 1212 gigabytes de memoria distribuida total y 12,5 terabytes de almacenamiento en disco. La encarnación original de esta máquina usaba procesadores Intel Pentium Pro, cada uno con una frecuencia de reloj de 200 MHz. Estos fueron posteriormente actualizados a procesadores Pentium II OverDrive. El sistema se actualizó a un total de 9.632 procesadores Pentium II Over-Drive, cada uno con una frecuencia de reloj de 333 MHz.
  4. ↑ Dvorak, John C. (25 de noviembre de 2006). "¿Qué pasó con el iAPX432, el chip soñado de Intel?" . Dvorak Uncensored . Archivado del original el 13 de diciembre de 2008. Recuperado el 28 de diciembre de 2022. Este chip tenía muchos componentes, pero el Pentium Pro actual consta de dos chips y otros chips de soporte necesarios. Curiosamente, el ingeniero jefe del 432 fue el diseñador estrella Fred Pollack, quien se convirtió en el arquitecto jefe del Pentium Pro.
  5. ^ Más quieto, Andreas; Paul, Matthias R. (12 de mayo de 1996). "Tendencias y noticias | Prozessorgeflüster" [ Tendencias y noticias | Susurro del procesador ] . c no | magazin für computertechnik (en alemán). Heinz Heise . ISSN 0724-8679 . OCLC 314471122 . Archivado desde el original el 28 de diciembre de 2022 . Consultado el 28 de diciembre de 2022 . Offenbar hat der PPro einen ladbaren Microcode, for the Board-BIOS dos funciones im Interrupt 15h zum Auslesen and Laden bereithält (näheres im nächsten Update der Interrupt-Liste). Gedacht ist das für Patches, doch wer weiß, welch ungeahnte Möglichkeiten noch darinstecken. Somit hat man es beim PPro in Zukunft nur mit dos Masken-Versionen (für CPU and Cache), sondern auch noch mit der Update-Version des Microcode-BIOS zu tun (zum Beispiel beim actual 200-MHz-'P6S' mit der Kennung SY013: CPU-Step A0, Cache-Step B1, BIOS: sA0C05). [ Aparentemente el PPro tiene un microcódigo cargable, para el cual el BIOS de la placa proporciona dos funciones en interrupción 15h para lectura y carga (más información en la próxima actualización de la lista de interrupciones). Esto está pensado para parches, pero quién sabe qué posibilidades inimaginables aún existen. Por lo tanto, en el futuro, el PPro no solo tendrá que lidiar con dos versiones de máscara (para CPU y caché), sino también con la versión actualizada del microcódigo BIOS (por ejemplo, con el actual 'P6S' de 200 MHz con el identificador SY013: paso de CPU A0, paso de caché B1, BIOS: sA0C05) .  
  6. 1 2 "Manual de optimización de la arquitectura Intel" (PDF) . 1997. págs. 2-8 . Archivado del original (PDF) el 21 de enero de 2007. 
  7. ↑ Stokes, Jon (5 de abril de 2006). " Into the Core: la microarquitectura de próxima generación de Intel" . Tech. Ars Technica . OCLC 52157687. Archivado del original el 18 de diciembre de 2022. Recuperado el 28 de diciembre de 2022. El linaje P6 desde el Pentium Pro hasta el Pentium M [...] Una de las características más distintivas de la línea P6 es su estructura de puerto de emisión. (Intel los llama "puertos de despacho", pero para mantener la coherencia con el resto de mi trabajo, usaré los términos "despacho" y "emisión" de manera diferente a Intel). Core utiliza una estructura similar en su núcleo de ejecución, aunque existen algunas diferencias importantes entre la combinación de puerto de emisión y RS de Core y la del P6. 
  8. ↑ "Advertencia de bloqueo parcial de registros" . Ayuda en línea de VTune Performance Analyzer . Archivado del original el 30 de agosto de 2017.
  9. 1 2 3 4 5 6 Slater, Michael (13 de noviembre de 1995). "Intel aumenta Pentium Pro a 200 MHz" (PDF) . Microprocessor Report . MicroDesign Resources. Vol. 9, n.º 15. Archivado (PDF) del original el 2 de diciembre de 2021. Recuperado el 28 de diciembre de 2022 a través de Ardent Tool of Capitalism (ardent-tool.com). Los chips RISC superan a los enteros, mientras que los de punto flotante se quedan atrás.  
  10. ↑ Gwennap, Linley (8 de julio de 1996). "El 21164 de Digital alcanza los 500 MHz". Microprocessor Report .
  11. ↑ "Quake/TECHINFO.TXT en master · id-Software/Quake" . GitHub . 25 de noviembre de 2022. Archivado del original el 10 de junio de 2017. Recuperado el 10 de febrero de 2019 .
  12. ↑ "Archivo de información técnica sobre terremotos" .
  13. ↑ "Guía completa de MDGx UMBPCI.SYS" . Trucos y secretos de MDGx para Windows a máxima velocidad . Vídeo rápido. Archivado del original el 7 de enero de 2023. Consultado el 7 de enero de 2023 .
  14. ↑ "Puerto de gráficos acelerados". Next Generation . N.° 37. Imagine Media . Enero de 1998. págs. 94–96 .  
  15. ↑ Damore, Kelley (8 de julio de 1996). "Revolution Quad6: Dos meses de ventaja sobre otros proveedores" . Computer Reseller News . CMP Publications. pág. 65. ProQuest 227489880 .  
  16. ↑ April, Carolyn A. (16 de diciembre de 1996). «Intel pospone el lanzamiento de portátiles Pentium Pro» . InfoWorld . 18 (51). IDG Publications: 14. Archivado del original el 2 de junio de 2023. Recuperado el 2 de junio de 2023 a través de Google Books.
  17. ↑ O'Brien, Bill (noviembre de 1996). "Pentium Pro hecho para llevar" . Computer Shopper . 16 (11). SX2 Media Labs: 420 – vía Gale.
  18. ↑ Papworth, David B. (abril de 1996). "Ajuste de la microarquitectura del Pentium Pro". IEEE Micro , págs. 14-15.
  19. 1 2 3 4 5 "Procesadores Intel Pentium Pro - Hoja informativa" . Intel. Archivado del original el 7 de diciembre de 2013.
  20. ↑ "Re: ¡¡¡¡¡¡¡Mi ALR 6x6 personalizado ya está TERMINADO!!!!!!!" . Ars OpenForum . 5 de diciembre de 2001 . Consultado el 13 de abril de 2025 .
  21. ↑ "ASCI Rojo: Laboratorio Nacional Sandia" . TOP500 . Consultado el 4 de abril de 2026 .
  22. ↑ sandpile.org Enlace obsoleto archivado el 1 de septiembre de 1999 en archive.today - Implementación IA-32 - Intel P6
  23. ↑ Schnurer, Georg. "Próxima salida: Mendocino" . Archivado del original el 19 de febrero de 2006. Recuperado el 24 de abril de 2009 .
  24. 1 2 3 4 Hardenberg, Hal W. (1 de junio de 1997). "De vuelta al autobús del futuro" . drdobbs.com . Revista del Dr. Dobb . Archivado del original el 28 de enero de 2021. Recuperado el 19 de septiembre de 2020 .
  25. ↑ Shanley, Tom (1998). Arquitectura del sistema Pentium Pro y Pentium II . Addison-Wesley Professional . pág. 199. ISBN  978-0-201-30973-7.
  26. ↑ Guruge, Anura (17 de mayo de 2000). Conectividad web-host . CRC Press . pág. 405. ISBN  978-0-203-99747-5.
  • Backside Bus Archivado el 11 de abril de 2006 en Wayback Machine , searchstorage.techtarget.com
  • Imágenes y descripciones de procesadores Intel Pentium Pro , cpu-collection.de
  • CPU-INFO: Intel Pentium Pro, historial detallado del procesador , web.archive.org
Obtenido de " https://en.wikipedia.org/w/index.php?title=Pentium_Pro&oldid=1362517507 "