Extensión de dirección física

En informática , la Extensión de Dirección Física ( PAE ), a veces denominada Extensión de Dirección de Página , ^{[ 1 ]} es una característica de administración de memoria para la arquitectura x86. La PAE fue introducida por primera vez por Intel en el Pentium Pro , y posteriormente por AMD en el procesador Athlon . ^{[ 2 ]} Define una jerarquía de tabla de páginas de tres niveles (en lugar de dos), con entradas de tabla de 64 bits cada una en lugar de 32, lo que permite a estas CPU acceder directamente a un espacio de direcciones físicas mayor de 4  gigabytes ( ^2³² bytes).

La estructura de tabla de páginas que utilizan las CPU x86-64 cuando operan en modo largo extiende aún más la jerarquía de la tabla de páginas a cuatro o más niveles, ampliando el espacio de direcciones virtuales, y utiliza bits de dirección física adicionales en todos los niveles de la tabla de páginas, ampliando también el espacio de direcciones físicas. Además, utiliza el bit más significativo de la entrada de la tabla de páginas de 64 bits como un bit de no ejecución o "NX" , lo que indica que el código no se puede ejecutar desde la página asociada. La función NX también está disponible en modo protegido cuando estas CPU ejecutan un sistema operativo de 32 bits, siempre que el sistema operativo tenga habilitada la ejecución de entradas de página (PAE).

PAE se implementó por primera vez en el Intel Pentium Pro en 1995, ^{[ 3 ]} aunque los conjuntos de chips que lo acompañaban generalmente carecían de soporte para los bits de dirección adicionales necesarios. ^{[ 4 ]}

PAE es compatible con los procesadores Pentium Pro, Pentium II , Pentium III y Pentium 4. Los primeros procesadores de la familia Pentium M ("Banias") introducidos en 2003 también son compatibles con PAE; sin embargo, no muestran el indicador de compatibilidad con PAE en su información CPUID . ^{[ 5 ]} Esto se solucionó en una revisión posterior del núcleo "Dothan" en 2005. También estaba disponible en procesadores AMD, incluidos el AMD Athlon ^{[ 2 ] [ 6 ]} (aunque los chipsets están limitados a direccionamiento de 32 bits ^{[ 7 ]} ) y modelos de procesadores AMD posteriores.

Cuando AMD definió su extensión de 64 bits de la arquitectura x86 estándar de la industria, AMD64 o x86-64, también mejoró el sistema de paginación en " modo largo " basado en PAE. ^{[ 8 ] : 139} Admite direcciones virtuales de 64 bits ^{[ 8 ] : 24} (a partir de julio de 2023, se implementan 48 bits en algunos procesadores y 57 bits en otros ^{[ 8 ] : 139, 141–143 [ 9 ]} ), direcciones físicas de 52 bits, ^{[ 8 ] : 24} e incluye la funcionalidad del bit NX . Cuando se inicializa el procesador x86-64, es necesario habilitar la función PAE antes de que el procesador cambie del modo heredado al modo largo. ^{[ 8 ] : 139}

Con PAE, la entrada de la tabla de páginas de la arquitectura x86 se amplía de 32 a 64 bits. Esto proporciona más espacio para la dirección de página física, o campo de "número de marco de página", en la entrada de la tabla de páginas. En las implementaciones iniciales de PAE, el campo del número de marco de página se amplió de 20 a 24 bits. El tamaño del "desplazamiento de byte" desde la dirección que se está traduciendo sigue siendo de 12 bits, por lo que el tamaño total de la dirección física aumenta de 32 bits a 36 bits (es decir, de 20+12 a 24+12). Esto aumentó la memoria física que teóricamente puede direccionar la CPU de 4 GB a 64 GB.

En los primeros procesadores que admitían PAE, la compatibilidad con direcciones físicas más grandes es evidente en su distribución de pines, con designaciones de pines de dirección que llegan hasta A35 en lugar de detenerse en A31. ^{[ 10 ]} Las familias de procesadores posteriores utilizan interconexiones como Hypertransport o QuickPath Interconnect , que carecen de señales de dirección de memoria dedicadas, por lo que esta relación es menos evidente.

El tamaño de 32 bits de la dirección virtual no cambia, por lo que el software de aplicación habitual sigue utilizando instrucciones con direcciones de 32 bits y (en un modelo de memoria plana ) está limitado a 4 gigabytes de espacio de direcciones virtuales. Los sistemas operativos que admiten este modo utilizan tablas de páginas para asignar el espacio de direcciones virtuales habitual de 4 GB a la memoria física, que, según el sistema operativo y el resto de la plataforma de hardware, puede llegar a ser de hasta 64 GB. La asignación se aplica normalmente por separado para cada proceso , de modo que la RAM adicional resulta útil aunque ningún proceso pueda acceder a ella simultáneamente.

Trabajos posteriores relacionados con el desarrollo de la arquitectura x86-64 de AMD ampliaron el tamaño teórico posible de las direcciones físicas a 52 bits. ^{[ 8 ] : 24}

En modo protegido con paginación habilitada (el bit 31 PGdel registro de control CR0está activado), pero sin PAE, los procesadores x86 utilizan un esquema de traducción de páginas de dos niveles. El registro de controlCR3 almacena la dirección física alineada a la página de un único directorio de páginas de 4 KB de longitud . Este se divide en 1024 entradas de directorio de páginas de cuatro bytes que, a su vez, si son válidas, almacenan las direcciones físicas alineadas a la página de las tablas de páginas , cada una de 4 KB de tamaño. Estas consisten de manera similar en 1024 entradas de tabla de páginas de cuatro bytes que, si son válidas, almacenan las direcciones físicas alineadas a la página de páginas de 4 KB de longitud de memoria física (RAM).

Las entradas en el directorio de páginas tienen un indicador adicional en el bit 7, llamado PS(para el tamaño de página ). Si el sistema ha establecido este bit en 1, la entrada del directorio de páginas no apunta a una tabla de páginas sino a una única página grande de 4 MB ( extensión de tamaño de página ).

La activación de PAE (al establecer el bit 5 PAEdel registro del sistema CR4) provoca cambios importantes en este esquema. Por defecto, el tamaño de cada página sigue siendo de 4 KB. Cada entrada en la tabla de páginas y el directorio de páginas pasa a tener 64 bits de longitud (8 bytes), en lugar de 32 bits, para permitir bits de dirección adicionales. Sin embargo, el tamaño de cada tabla no cambia, por lo que tanto la tabla como el directorio ahora tienen solo 512 entradas. Dado que esto permite solo la mitad de las entradas del esquema original, se ha añadido un nivel adicional de jerarquía, por lo que el registro del sistema CR3ahora apunta físicamente a una tabla de punteros al directorio de páginas , una tabla corta que contiene cuatro punteros a directorios de páginas.

La compatibilidad con direcciones de 64 bits en la tabla de páginas supone un cambio significativo, ya que permite dos modificaciones en el direccionamiento del procesador. En primer lugar, el explorador de la tabla de páginas, que utiliza direcciones físicas para acceder a la tabla y al directorio de páginas, ahora puede acceder a direcciones físicas mayores que las de 32 bits admitidas en sistemas sin PAE. A partir de este punto CR3, el explorador de la tabla de páginas puede acceder a directorios y tablas de páginas que superan el rango de 32 bits. En segundo lugar, la dirección física de los datos a los que se accede (almacenados en la tabla de páginas) puede representarse como una dirección física mayor que las de 32 bits admitidas en un sistema sin PAE. Esto permite, de nuevo, que los accesos a datos accedan a regiones de memoria física que superan el rango de 32 bits. ^{[ 11 ]}

Las entradas en el directorio de páginas tienen un indicador adicional en el bit 7, llamado PS(para el tamaño de página ). Si el sistema ha establecido este bit en 1, la entrada del directorio de páginas no apunta a una tabla de páginas sino a una única página grande de 2 MB ( extensión de tamaño de página ).

En todos los formatos de tabla de páginas compatibles con IA-32 y x86-64 , los 12 bits menos significativos de la entrada de la tabla de páginas son interpretados por la unidad de gestión de memoria o están reservados para el sistema operativo. En los procesadores que implementan la función "no-execute" o "execution disable", el bit más significativo (bit 63) es el bit NX . Los siguientes once bits más significativos (bits 52 a 62) están reservados para el sistema operativo según las especificaciones de arquitectura de Intel y AMD. Por lo tanto, de los 64 bits de la entrada de la tabla de páginas, 12 bits de orden inferior y 12 de orden superior tienen otros usos, dejando 40 bits (bits 12 a 51) para el número de página física. Combinado con 12 bits de "desplazamiento dentro de la página" desde la dirección lineal, se dispone de un máximo de 52 bits para direccionar la memoria física. Esto permite una configuración máxima de RAM de 2⁵² ^bytes  , o 4 petabytes (aproximadamente 4,5 × 10¹⁵ ^bytes ).

En los procesadores x86-64 en modo nativo largo , el esquema de traducción de direcciones utiliza PAE pero agrega una cuarta tabla, la tabla de nivel 4 del mapa de páginas de 512 entradas , y extiende la tabla de punteros del directorio de páginas a 512 entradas en lugar de las 4 entradas originales que tiene en modo protegido. Esto significa que se traducen 48 bits del número de página virtual, lo que da un espacio de direcciones virtuales de hasta 256 TB. Para algunos procesadores, se puede habilitar un modo con una quinta tabla, la tabla de nivel 5 del mapa de páginas de 512 entradas ; esto significa que se traducen 57 bits del número de página virtual, lo que da un espacio de direcciones virtuales de hasta 128 PB. ^{[ 8 ] : 141–153} En las entradas de la tabla de páginas, en la especificación original, se implementan 40 bits del número de página físico.

El software puede identificar mediante el CPUIDindicador PAEsi una CPU admite el modo PAE o no. Existe un programa gratuito para Microsoft Windows que muestra muchas capacidades del procesador, incluido el soporte para PAE. ^{[ 12 ]} En Linux, comandos como cat /proc/cpuinfopueden mostrar el paeindicador cuando está presente, ^{[ 13 ]} así como otras herramientas como la herramienta de detección de hardware SYSLINUX .

Para ejecutar el procesador en modo PAE, se requiere compatibilidad con el sistema operativo . Para usar PAE y acceder a más de 4 GB de RAM, se requiere compatibilidad adicional en el sistema operativo, el chipset y la placa base. Algunos chipsets no admiten direcciones de memoria física superiores a 4 GB (FFFFFFFF en hexadecimal), y algunas placas base simplemente no tienen suficientes zócalos de RAM para permitir la instalación de más de 4 GB de RAM. Sin embargo, incluso si no hay más de 4 GB de RAM disponibles y accesibles, una CPU compatible con PAE puede ejecutarse en modo PAE, por ejemplo, para permitir el uso de la función No ejecutar .

Las versiones de 32 bits de Microsoft Windows admiten PAE si se inician con la opción adecuada. Según Mark Russinovich , miembro técnico de Microsoft , se descubrió que algunos controladores eran inestables al encontrar direcciones físicas superiores a 4 GB. ^{[ 14 ]}

La siguiente tabla muestra los límites de memoria para las versiones de 32 bits de Microsoft Windows:

Las versiones originales de Windows XP y Windows XP SP1 utilizaban el modo PAE para permitir que la RAM se extendiera más allá del límite de direcciones de 4 GB. Sin embargo, esto provocó problemas de compatibilidad con controladores de terceros, lo que llevó a Microsoft a eliminar esta capacidad en Windows XP Service Pack 2. Windows XP SP2 y versiones posteriores, de forma predeterminada, en procesadores con la función de no ejecución (NX) o deshabilitación de ejecución (XD) , se ejecuta en modo PAE para permitir NX. ^{[ 18 ]} El bit NX reside en el bit 63 de la entrada de la tabla de páginas y, sin PAE, las entradas de la tabla de páginas en sistemas de 32 bits solo tienen 32 bits; por lo tanto, se requiere el modo PAE para aprovechar la función NX. Sin embargo, las versiones "cliente" de Windows de 32 bits (Windows XP SP2 y versiones posteriores, Windows Vista, Windows 7) limitan el espacio de direcciones físicas a los primeros 4 GB para la compatibilidad de controladores ^{[ 14 ]} aunque estas versiones se ejecutan en modo PAE si la compatibilidad con NX está habilitada.

Windows 8 y versiones posteriores solo se ejecutarán en procesadores que admitan PAE, además de NX y SSE2 . ^{[ 19 ] [ 20 ]}

Mac OS X Tiger hasta Mac OS X Snow Leopard admiten PAE y el bit NX en procesadores IA-32; Snow Leopard fue la última versión en admitir procesadores IA-32. En procesadores x86-64, todas las versiones de macOS utilizan paginación de 4 niveles (paginación IA-32e en lugar de PAE) para direccionar memoria superior a 4 GB. Los sistemas Mac Pro y Xserve pueden usar hasta 64 GB de RAM. ^{[ 21 ]}

El kernel de Linux incluye soporte completo para el modo PAE a partir de la versión 2.3.23, ^{[ 22 ]} en 1999, lo que permite el acceso a hasta 64 GB de memoria en máquinas de 32 bits. Un kernel de Linux con PAE habilitado requiere que la CPU también lo admita. El kernel de Linux admite PAE como una opción de compilación y las principales distribuciones proporcionan un kernel PAE, ya sea por defecto o como una opción.

La función del bit NX requiere un kernel compilado con soporte PAE. ^{[ 23 ]}

Las distribuciones de Linux ahora usan comúnmente un kernel habilitado para PAE como predeterminado, una tendencia que comenzó en 2009. ^{[ 24 ]} A partir de 2012, muchas, incluyendo Ubuntu (y derivados como Xubuntu y Linux Mint ), ^{[ 25 ] [ 5 ]} Red Hat Enterprise Linux 6.0, ^{[ 26 ]} y CentOS , dejaron de distribuir kernels no PAE, haciendo que el hardware compatible con PAE sea obligatorio. Las distribuciones de Linux que requieren PAE pueden negarse a arrancar en procesadores de la familia Pentium M porque no muestran la bandera de soporte PAE en su información CPUID (aunque sea compatible internamente). ^{[ 5 ]} Sin embargo, esto se puede evitar fácilmente con la forcepaeopción. ^{[ 27 ]}

Las distribuciones que aún ofrecen una opción sin PAE, incluidas Debian (y derivados como LMDE 2 (Linux Mint Debian Edition) ^{[ 28 ]} ), Slackware y LXLE , normalmente lo hacen con etiquetas "i386", "i486" o "retro". ^{[ 29 ] [ 30 ]} El artículo Distribución ligera de Linux enumera algunas otras, que permiten instalar Linux en ordenadores antiguos.

FreeBSD y NetBSD también admiten PAE como opción de compilación del kernel. FreeBSD admite PAE en la serie 4.x a partir de la versión 4.9, en la serie 5.x a partir de la versión 5.1 y en todas las versiones 6.x y posteriores. La compatibilidad requiere la PAEopción de configuración del kernel. Los módulos del kernel cargables solo se pueden cargar en un kernel con PAE habilitado si los módulos se compilaron con PAE habilitado; los módulos binarios en las distribuciones de FreeBSD no se compilan con PAE habilitado y, por lo tanto, no se pueden cargar en kernels con PAE. No todos los controladores admiten más de 4 GB de memoria física; esos controladores no funcionarán correctamente en un sistema con PAE. ^{[ 31 ]}

OpenBSD ha tenido soporte para PAE desde 2006 con el kernel estándar GENERIC i386. GeNUA mbH brindó soporte a la implementación inicial. ^{[ 32 ]} Desde la versión 5.0, PAE ha tenido una serie de cambios, en particular cambios en el procesamiento de MMU i386 para PMAP, ver pmap(9). ^{[ 33 ]}

Solaris admite PAE a partir de la versión 7. Sin embargo, los controladores de terceros utilizados con la versión 7 que no incluyen específicamente compatibilidad con PAE pueden funcionar de forma errática o fallar por completo en un sistema con PAE. ^{[ 34 ]}

Haiku añadió soporte inicial para PAE algún tiempo después del lanzamiento de R1 Alpha 2. Con el lanzamiento de R1 Alpha 3, PAE ahora cuenta con soporte oficial.

ArcaOS tiene soporte limitado para PAE con el propósito de crear discos RAM por encima del límite de 4 GB. ^{[ 35 ]}

• límite de RAM
• Extensión de tamaño de página
• orificio PCI
• PSE-36
• Arquitectura de Windows NT
• barrera de 3 GB
• Extensión de dirección física grande (LPAE) – en la arquitectura ARM
• Paginación de 5 niveles de Intel

• "Manual del desarrollador de software para arquitecturas Intel 64 e IA-32, Volumen 3A: Guía de programación del sistema, Parte 1" . Intel . 11 de febrero de 2014.
• "Extensión de dirección física" . Microsoft Docs . 7 de enero de 2021. Consultado el 11 de julio de 2023 .