Alfa 21164

El Alpha 21164 , también conocido por su nombre en clave EV5 , es un microprocesador desarrollado y fabricado por Digital Equipment Corporation que implementaba la arquitectura de conjunto de instrucciones (ISA) Alpha . Fue presentado en enero de 1995, sucediendo al Alpha 21064A como el microprocesador insignia de Digital. Fue sucedido por el Alpha 21264 en 1998.

El primer chip Alpha 21164 se fabricó en febrero de 1994, y los sistemas operativos OpenVMS , Digital UNIX y Windows NT se ejecutaron con éxito en él. Se empezaron a distribuir muestras a finales de 1994 y se lanzó en enero de 1995 a 266 MHz. En marzo de 1995 se presentó una versión de 300 MHz. El Alpha 21164 definitivo, una versión de 333 MHz, se anunció el 2 de octubre de 1995 y estuvo disponible en cantidades de muestra. El Alpha 21164 fue reemplazado por el Alpha 21164A como microprocesador insignia de Digital en 1996, cuando una versión de 400 MHz estuvo disponible en grandes cantidades.

Digital empleó el procesador Alpha 21164, que operaba a diversas frecuencias de reloj, en sus servidores AlphaServer y estaciones de trabajo AlphaStation . También lo utilizó en sus ordenadores de placa única Alpha VME 5/352 y Alpha VME 5/480, así como en las placas base AlphaPC 164 y AlphaPC 164LX . Cray Research, socio de Alpha , empleó un Alpha 21164 de 300 MHz en su superordenador T3E-600 . Otras empresas, como DeskStation, también fabricaron estaciones de trabajo con el procesador Alpha 21164.

El 21164 mantuvo el liderazgo en rendimiento del Alpha 21064A de 275 MHz hasta la introducción del Intel Pentium Pro en noviembre de 1995, cuando una versión de 200 MHz superó al 21164 de 300 MHz en el conjunto de pruebas de rendimiento SPECint95_base . El 21164 conservó su liderazgo en rendimiento de coma flotante. El 21164 de 333 MHz, introducido al año siguiente, superó al Pentium Pro, pero posteriormente fue superado por el MIPS Technologies R10000 y luego por el Hewlett-Packard PA-8000 ese mismo año. ^{[ 1 ]}

El Alpha 21164 es un microprocesador superescalar de cuatro salidas capaz de emitir un máximo de cuatro instrucciones por ciclo de reloj a cuatro unidades de ejecución: dos de enteros y dos de punto flotante . La segmentación de enteros tiene siete etapas y la de punto flotante, diez. El 21164 implementaba una dirección virtual de 43 bits y una dirección física de 40 bits . Por lo tanto, era capaz de direccionar 8 TB de memoria virtual y 1 TB de memoria física .

La unidad de enteros constaba de dos tuberías de enteros y el archivo de registros de enteros . Las dos tuberías, la de suma y la de multiplicación, no son idénticas; cada una se encarga de ejecutar instrucciones diferentes, aunque ambas son capaces de ejecutar instrucciones comunes de suma, lógica, carga, comparación y movimiento condicional. La tubería de multiplicación ejecuta exclusivamente instrucciones de desplazamiento, almacenamiento y multiplicación (en un multiplicador no segmentado). La tubería de suma ejecuta exclusivamente instrucciones de salto.

Excepto las instrucciones de salto, movimiento condicional y multiplicación, todas las demás instrucciones comienzan y terminan su ejecución durante la quinta etapa, con una latencia de un ciclo. Las instrucciones de salto y movimiento condicional se ejecutan durante la sexta etapa para poder emitirse junto con una instrucción de comparación, cuyo resultado depende de ellas.

El banco de registros de enteros contenía cuarenta registros de 64 bits, de los cuales treinta y dos están especificados por la arquitectura Alpha y ocho son para uso de PALcode como memoria temporal. El banco de registros tiene cuatro puertos de lectura y dos puertos de escritura divididos equitativamente entre las dos tuberías de enteros. ^{[ 2 ]}

La unidad de punto flotante constaba de dos tuberías de punto flotante y el archivo de registros de punto flotante. Las dos tuberías no eran idénticas: una ejecutaba todas las instrucciones de punto flotante excepto la multiplicación, y la otra solo ejecutaba instrucciones de multiplicación. Ambas tuberías tenían cuatro etapas. Un divisor de punto flotante no segmentado estaba conectado a la tubería de suma. Todas las instrucciones de punto flotante, excepto la división, tenían una latencia de cuatro ciclos. Las divisiones tenían una latencia variable que dependía de si la operación se realizaba con números de punto flotante de precisión simple o doble . Incluyendo la sobrecarga, las divisiones de precisión simple tenían una latencia de 15 a 31 ciclos, mientras que las divisiones de precisión doble tenían una latencia de 22 a 60 ciclos.

El 21164 tiene tres niveles de caché , dos integrados en el chip y uno externo y opcional. Las cachés y la lógica asociada constaban de 7,2 millones de transistores. ^{[ 3 ]}

La caché principal se divide en dos cachés separadas: una para instrucciones y otra para datos, denominadas caché I y otra para datos. Tienen un tamaño de 8 KB, son de mapeo directo y cuentan con un tamaño de línea de caché de 32 bytes. La caché D tiene doble puerto para mejorar el rendimiento y se implementa duplicando la caché dos veces. Utiliza una política de escritura directa y una política de asignación en lectura.

La caché secundaria, conocida como caché S, está integrada en el chip y tiene una capacidad de 96 KB. Se requirió una caché secundaria integrada ya que el 21164 requería más ancho de banda del que una caché secundaria externa podía proporcionar para brindarle suficientes instrucciones y datos. ^{[ 4 ]} La caché requería dos ciclos para acceder debido a su gran área. Para mejorar el rendimiento, la caché está segmentada. Otra ventaja de una caché secundaria integrada era que podía implementarse fácilmente como una caché multi-vía, y como resultado, la caché es asociativa de conjuntos de tres vías , ofreciendo tasas de acierto mejoradas que las cachés de mapeo directo. ^{[ 5 ]} La caché S, debido a la gran área física requerida, se implementó en dos mitades que flanquean la caja I, la caja E, la caja F y la caja M. Esto se hizo para que la caché pudiera devolver datos en dos ciclos.

La caché terciaria, conocida como caché B, se implementa con SRAM externas. La caché B era opcional y algunos sistemas que utilizaban el Alpha 21164 no la tenían. La caché B podía tener una capacidad de 1 a 64 MB; las capacidades menores no eran compatibles, ya que la caché S integrada las hacía inútiles. ^{[ 6 ]} Es de mapeo directo, utiliza una política de escritura diferida y una política de asignación en escritura. La caché B se controla mediante lógica de interfaz externa integrada, a diferencia del 21064, que requería un controlador de caché externo. La caché B podía construirse con SRAM asíncronas o síncronas. Se accede a la caché B a través del bus del sistema.

La interfaz externa es un bus de sistema de 128 bits. Este bus opera a una frecuencia de reloj entre 3 y 15 veces menor que la frecuencia del reloj interno, es decir, entre 20 y 100 MHz con una frecuencia de reloj interno de 300 MHz. La señal de reloj del bus de sistema es generada por el microprocesador.

La frecuencia del reloj interno se genera dividiendo una señal de reloj externa por dos. Por lo tanto, el Alpha 21164 requiere una señal de reloj externa de 600 MHz para un Alpha 21164 de 300 MHz.

El Alpha 21164 contiene 9,3 millones de transistores en un chip que mide 16,5 x 18,1 mm (299 mm² ⁾ , lo que estaba cerca de los límites máximos del proceso. El chip se fabricó en el proceso CMOS ( semiconductor complementario de óxido metálico ) de quinta generación de Digital , CMOS-5, un proceso de 0,50 μm con cuatro niveles de interconexión de aluminio . ^{[ 7 ]} El 21164 utilizaba una fuente de alimentación de 3,3 voltios (V). Disipaba 46 W a 266 MHz, 51 W a 300 MHz y 56 W a 333 MHz.

El Alpha 21164 viene encapsulado en un IPGA ( matriz de rejilla de pines intersticiales cerámicos) de 499 pines, con unas dimensiones de 57,40 x 57,40 mm. El encapsulado contaba con un disipador de calor con dos pernos a los que se atornillaba el disipador térmico .

El Alpha 21164 fue la base de un desarrollo posterior con nombre en clave EV56 . Se presentó como Alpha 21164, pero originalmente se conocía como Alpha 21164A . Operaba a frecuencias de reloj de 366, 433, 500, 533, 566, 600 y 666 MHz. ^{[ 8 ] [ 9 ] [ 10 ]}

Se describió por primera vez en octubre de 1995 en el Microprocessor Forum. El 13 de noviembre de 1995, Digital anunció que las muestras se enviarían a finales de mes. La primera versión, que operaba a 366 MHz, se presentó en 1996. El 8 de julio de 1996, Digital anunció que una versión de 433 MHz estaba disponible y que una versión de 500 MHz estaba en fase de muestreo, con entregas en volumen previstas para septiembre de 1996. La versión de 433 MHz tenía un precio de 1492 dólares por unidad en cantidades de 1000. La versión de 600 MHz se presentó el 31 de marzo de 1997, con envíos en grandes cantidades. Samsung Electronics firmó un acuerdo con Digital en junio de 1996 para ser el segundo proveedor del Alpha 21164A, y la empresa fue la única en fabricar el modelo de 666 MHz. Las muestras de 366 a 500 MHz se presentaron el 11 de noviembre de 1996 y estuvieron disponibles en masa en 1997. El Alpha 21164A se fabricó en las plantas de Digital en Hudson, Massachusetts , y en las de Samsung en Kihueng, Corea del Sur .

Entre los usuarios del Alpha 21164A se encontraban Cray Research, Digital, Network Appliance (ahora NetApp) y DeskStation. Cray Research utilizó Alpha 21164A de 450, 600 y 675 MHz en modelos posteriores de su supercomputadora T3E . Digital utilizó el Alpha 21164A, que operaba a diversas frecuencias de reloj, en sus AlphaServers , AlphaStations , estaciones de trabajo Celebris XL y Digital Personal Workstations . NetApp utilizó Alpha 21164A de 400, 500 y 600 MHz en sus sistemas de almacenamiento . DeskStation utilizó el Alpha 21164A en sus estaciones de trabajo Raptor Reflex.

El cambio más notable fue la inclusión de Byte Word Extensions (BWX), una extensión de la arquitectura Alpha diseñada para mejorar los accesos a bytes y palabras. Estas instrucciones son ejecutadas por la tubería de multiplicación. El Alpha 21164A contenía 9,66 millones de transistores en un chip que medía 14,4 mm por 14,5 mm, para un área de chip de 209 mm² ^. [ ^{11 ] Digital} fabricó el chip en su proceso CMOS de sexta generación, CMOS-6, un proceso de 0,35 μm con cuatro capas de interconexión. Samsung fabricó el chip con su proceso de 0,35 μm, utilizando cuatro capas de interconexión basadas en un proceso de 0,3 μm que desarrollaron a principios de 1996. El Alpha 21164A utilizaba una fuente de alimentación de 3,3 V, con un consumo de 31,0 W a 366 MHz, 36,0 W a 433 MHz, 41,0 W a 500 MHz, 43,5 W a 533 MHz y 48,5 W a 600 MHz.

El Alpha 21164PC , también conocido como PCA56 , es una versión de bajo costo del Alpha 21164A, presentado el 17 de marzo de 1997. El microprocesador fue desarrollado conjuntamente por Digital y Mitsubishi Electric Corporation , y ambas compañías fabricaron el diseño. Posteriormente, a principios de 1998, Mitsubishi suspendió el acuerdo de desarrollo conjunto para futuros microprocesadores Alpha con Digital y dejó de fabricar el Alpha 21164PC a mediados de 1998, abandonando el mercado Alpha debido a las condiciones económicas de los mercados de la compañía. ^{[ 12 ] [ 13 ]}

El Alpha 21164PC operaba a frecuencias de reloj de 400, 466 y 533 MHz. Los cambios principales fueron la eliminación de la caché S, una caché I más grande y la inclusión de instrucciones de vídeo en movimiento (MVI), una extensión de la arquitectura Alpha que introdujo instrucciones SIMD ( Single Instruction Multiple Data ) para mejorar el rendimiento de la codificación MPEG . La caché S se eliminó para reducir el número de transistores, lo que redujo el tamaño del chip y, por consiguiente, el coste. La capacidad de la caché I se duplicó de 8 KB a 16 KB para compensar la falta de la caché S, ya que el Alpha 21164 dependía de la caché S para complementar la caché I y así proporcionar suficiente ancho de banda para lograr un rendimiento adecuado. La cantidad de caché B se limitó de 512 KB a 4 MB, con soporte también para capacidades de 1 y 2 MB. El microprocesador utiliza una dirección virtual de 43 bits y una dirección física de 33 bits.

El Alpha 21164PC contenía 3,5 millones de transistores en un chip de 8,65 x 16,28 mm, con un área de 141 mm² ^. Digital fabricó el chip con el mismo proceso que el Alpha 21164, CMOS-5. El Alpha 21164PC se encapsuló en un IPGA de 413 pines de 49,78 x 49,78 mm. Utilizaba una fuente de alimentación de 3,3 V, con una disipación de 26,5 W a 400 MHz, 30,5 W a 466 MHz y 35,0 W a 533 MHz.

Digital utilizó el chip Alpha 21164PC en su placa base AlphaPC 164SX.

El PCA57 , derivado del PCA56, fue diseñado y fabricado por Samsung Electronics mediante un proceso CMOS de 0,28 μm. Se presentó a finales de 1998 y operaba a frecuencias de reloj de 533, 600 y 666 MHz. Las mejoras en la microarquitectura del PCA56 incluían el doble de capacidad de caché de instrucciones y de datos: 32 KB y 16 KB respectivamente. El PCA57 contenía 5,7 millones de transistores en un chip de 6,7 mm x 15 mm, con un área de chip de 101 mm² ^. Funcionaba con una fuente de alimentación de 2,5 V y disipaba 18 W a 533 MHz, 20 W a 600 MHz y 23 W a 666 MHz.

Digital utilizó el chip PCA57 en su placa base AlphaPC 164RX.

Digital y VLSI Technology desarrollaron conjuntos de chips para el 21164 y sus derivados. Digital también desarrolló circuitos integrados de aplicación específica (ASIC) personalizados para su uso en los modelos de gama alta de su familia AlphaServer , como el AlphaServer 8200 y el 8400.

El 21171, también conocido como Alcor, fue el primer chipset para el 21164, presentado en enero de 1995 junto con el microprocesador que soporta. Fue desarrollado y fabricado por Digital. El 21171 es una versión mejorada del DECchip 21071, modificada para soportar el nuevo protocolo de bus del sistema que utiliza el 21164. Consistía en un chip de control que contenía los controladores de memoria y PCI, y cuatro chips de segmentación de datos que conectaban el bus de memoria de 256 bits y el bus PCI con el bus del sistema. El 21171 proporciona un bus PCI de 64 bits que funciona a 33 MHz. ^{[ 14 ]}

El 21172, también conocido como Alcor2, era una versión actualizada del 21171 que era compatible con el 21164A.

El chipset Pyxis, también conocido como 21174, era compatible con los microprocesadores 21164A y 21164PC. A diferencia de los chipsets anteriores, fue diseñado para sistemas de bajo costo. Por lo tanto, se trataba de un diseño de un solo chip empaquetado en una matriz de rejilla de bolas cerámicas de 474 contactos (CBGA) en lugar de múltiples paquetes. ^{[ 15 ]} Posteriormente, se utilizó en aplicaciones sensibles al costo, como estaciones de trabajo de nivel básico ( Digital Personal Workstation serie a ) y placas base como las AlphaPC 164LX y 164SX. Cuando se lanzó, el 21174 tenía un precio de US$142 en cantidades de 1000 unidades. ^{[ 16 ]}

El chipset 21174 incluye un controlador de memoria y un controlador PCI. El controlador de memoria admite hasta 512 MB de memoria de acceso aleatorio dinámico síncrono (SDRAM) y accede a ella mediante un bus de memoria de 128 bits . La memoria puede ser ECC o con protección de paridad. El controlador PCI proporciona un bus PCI o PCI-X .

Polaris es un controlador de sistema desarrollado por VLSI Technology para computadoras personales que admite los microprocesadores 21164A y 21164PC. Polaris se anunció el 16 de junio de 1997. ^{[ 17 ]} Admite hasta 768 MB de DRAM EDO o hasta 512 MB de SDRAM. La memoria se accede a través de un bus de 128 bits. Proporciona un bus PCI de 32 bits y 33 MHz para E/S.

Entre los usuarios de Polaris se encontraba Digital, por su placa base AlphaPC 164RX.

• Bouchard, Gregg. "Objetivos de diseño del microprocesador Alpha 21164 de 0,35 μm" . Simposio IEEE Hot Chips, agosto de 1996, IEEE Computer Society.
• Bowhill, William J. et al. (1995). "Implementación de circuito de una CPU Alpha CMOS de segunda generación de 64 bits y 300 MHz". Digital Technical Journal , Volumen 7, Número 1, pp. 100–118.
• Edmondson, John H. et al. (1995). "Organización interna del Alpha 21164, un microprocesador RISC CMOS de cuatro emisoras y 64 bits a 300 MHz". Digital Technical Journal , volumen 7, número 1, 1995, págs. 119-135.
• Edmondson, John H. et al. (1995). "Ejecución de instrucciones superescalares en el microprocesador Alpha 21164". IEEE Micro . págs. 33–43.
• Foremski, Tom (10 de febrero de 1998). "Mitsubishi se retira de Alpha" . Electronics Weekly .
• Foremski, Tom (10 de julio de 1998). "Mitsubishi Electric detiene la fabricación del microprocesador Alpha" . Electronics Weekly .
• Gwennap, Linley (12 de septiembre de 1994). "Lo digital lidera el mercado con el 21164". Microprocessor Report , volumen 8, número 12.
• Gwennap, Linley (8 de julio de 1996). "El 21164 de Digital alcanza los 500 MHz". Microprocessor Report , volumen 10, número 9.
• Gwennap, Linley (31 de marzo de 1997). "El 21164PC de Digital apunta al mercado de PC". Microprocessor Report , volumen 11, número 4.
• Ryan, Bob (octubre de 1994). "Alpha Rides High". Byte .
• Samsung Semiconductor, Inc. (11 de noviembre de 1996). " Samsung presenta el microprocesador Alpha 21164 de 500 MHz; el primer producto resultante del acuerdo de licencia Digital/Samsung comenzará su producción en masa en el segundo trimestre de 1997. Archivado el 11 de octubre de 2012 en Wayback Machine ". Comunicado de prensa.
• Schumann, Reinhard C. (1997). "Diseño del controlador de memoria 21174 para estaciones de trabajo personales digitales". Archivado el 6 de septiembre de 2008 en Wayback Machine . Digital Technical Journal 9 (2): 57–70.
• VLSI Technology (16 de junio de 1997). «Polaris, el nuevo controlador de sistema Alpha de VLSI, rompe la barrera de la transferencia de memoria de gigabytes por segundo. Los usuarios finales obtienen el máximo rendimiento en los sistemas Alpha». Comunicado de prensa.
• Foros de CCL (25 de marzo de 1998). "DEC Alpha 566 vs. 600 MHz"

• Bannon, P., Saito, Y. (1997). "El microprocesador Alpha 21164PC" . Actas de Compcon '97 , págs. 20-27.
• Bhandarkar, Dileep P. (1995). Arquitectura e implementaciones Alpha . Digital Press.
• Carlson, D. et al. (1998). "Un microprocesador RISC de 667 MHz que contiene un multiplicador entero de 64 bits y 6,0 ns". ISSCC Digest of Technical Papers , págs. 294-295.
• Carlson, DA; Castelino, RW; Mueller, RO (noviembre de 1997). "Extensiones multimedia para un microprocesador RISC de 550 MHz" . IEEE Journal of Solid-State Circuits 32 (11): págs. 1618–1624.
• Jain, AK et al. (1997). "Microprocesador de 1,38 cm² ^y 550 MHz con extensiones multimedia". ISSCC Digest of Technical Papers , pp. 174–175, 451.
• Gronowski, Paul E. et al. (mayo de 1998). "Diseño de microprocesadores de alto rendimiento". IEEE Journal of Solid-State Circuits 33 (5): pp. 676–686.
• Kobayashi, S. et al. (1997). "Un microprocesador Alpha de 550 MHz orientado a aplicaciones de PC" . Actas del Simposio Internacional de 1997 sobre Tecnología, Sistemas y Aplicaciones VLSI , págs. 203-207.

• Presentación general de la microarquitectura Alpha AXP 21164, conferencia de John Edmonson.