Sistema en un chip

Un SoC debe tener al menos un núcleo de procesador , pero normalmente tiene más de uno. Los núcleos de procesador pueden ser un microcontrolador , un microprocesador (μP), ^{[ 11 ]} un procesador de señal digital (DSP) o un núcleo de procesador de conjunto de instrucciones específico para la aplicación (ASIP). ^{[ 12 ]} Los ASIP tienen conjuntos de instrucciones personalizados para un dominio de aplicación y diseñados para ser más eficientes que las instrucciones de propósito general para un tipo específico de carga de trabajo. Los SoC multiprocesador tienen más de un núcleo de procesador por definición. La arquitectura Arm es una opción común para los núcleos de procesador de SoC porque algunos núcleos de arquitectura Arm son procesadores blandos especificados como núcleos IP . ^{[ 11 ]}

Los SoC deben tener bloques de memoria semiconductores para realizar sus cálculos, al igual que los microcontroladores y otros sistemas embebidos . Dependiendo de la aplicación, la memoria del SoC puede formar una jerarquía de memoria y una jerarquía de caché . En el mercado de la computación móvil, esto es común, pero en muchos microcontroladores embebidos de bajo consumo , esto no es necesario. Las tecnologías de memoria para SoC incluyen memoria de solo lectura (ROM), memoria de acceso aleatorio (RAM), ROM programable borrable eléctricamente ( EEPROM ) y memoria flash . ^{[ 11 ]} Al igual que en otros sistemas informáticos, la RAM se puede subdividir en RAM estática (SRAM) relativamente más rápida pero más cara y RAM dinámica (DRAM) más lenta pero más barata . Cuando un SoC tiene una jerarquía de caché , la SRAM se utilizará normalmente para implementar los registros del procesador y las cachés integradas de los núcleos, mientras que la DRAM se utilizará para la memoria principal . La "memoria principal" puede ser específica de un solo procesador (que puede ser multinúcleo ) cuando el SoC tiene varios procesadores , en este caso es memoria distribuida y debe enviarse a través de la  comunicación entre módulos en el chip para que un procesador diferente pueda acceder a ella. ^{[ 12 ]} Para una discusión más detallada de los problemas de memoria de multiprocesamiento, consulte coherencia de caché y latencia de memoria .

Los SoC incluyen interfaces externas , generalmente para protocolos de comunicación . Estas suelen basarse en estándares de la industria como USB , Ethernet , USART , SPI , HDMI , I²C , CSI , etc. Estas interfaces varían según la aplicación prevista. También pueden ser compatibles con protocolos de redes inalámbricas como Wi-Fi , Bluetooth , 6LoWPAN y comunicación de campo cercano (NFC) .

Cuando es necesario, los SoC incluyen interfaces analógicas , como convertidores analógico-digitales y digital-analógicos , a menudo para el procesamiento de señales . Estas interfaces pueden conectarse con diferentes tipos de sensores o actuadores , incluidos transductores inteligentes . También pueden conectarse con módulos o placas de expansión específicos para cada aplicación. ^{[ nb 1 ]} O bien, pueden ser internas al SoC, como cuando un sensor analógico está integrado en el SoC y sus lecturas deben convertirse a señales digitales para su procesamiento matemático.

Los núcleos de procesador de señal digital (DSP) suelen incluirse en los SoC. Realizan operaciones de procesamiento de señales en los SoC para sensores , actuadores , recopilación de datos , análisis de datos y procesamiento multimedia. Los núcleos DSP suelen presentar arquitecturas de conjunto de instrucciones de palabra de instrucción muy larga (VLIW) y de instrucción única, datos múltiples (SIMD) , y por lo tanto son muy adecuados para explotar el paralelismo a nivel de instrucción a través del procesamiento paralelo y la ejecución superescalar . ^{[ 12 ] : 4} Los núcleos SP suelen presentar instrucciones específicas de la aplicación y, como tales, suelen ser procesadores de conjunto de instrucciones específicos de la aplicación (ASIP). Dichas instrucciones específicas de la aplicación corresponden a unidades funcionales de hardware dedicadas que calculan esas instrucciones.

Las instrucciones típicas de DSP incluyen multiplicación-acumulación , transformada rápida de Fourier , multiplicación-suma fusionada y convoluciones .

Al igual que otros sistemas informáticos, los SoC requieren fuentes de temporización para generar señales de reloj , controlar la ejecución de las funciones del SoC y proporcionar contexto temporal a las aplicaciones de procesamiento de señales del SoC, si es necesario. Las fuentes de temporización más comunes son los osciladores de cristal y los bucles de enganche de fase .

Los periféricos del SoC incluyen contadores -temporizadores, temporizadores en tiempo real y generadores de reinicio al encenderse . Los SoC también incluyen reguladores de voltaje y circuitos de administración de energía .

Históricamente, un bus informático global compartido conectaba los diferentes componentes, también llamados "bloques" del SoC. ^{[ 13 ]} Un bus muy común para las comunicaciones del SoC es el estándar libre de regalías Advanced Microcontroller Bus Architecture ( AMBA ) de Arm.

Los controladores de acceso directo a memoria (DMAC) enrutan los datos directamente entre las interfaces externas y la memoria del SoC, sin pasar por la CPU ni la unidad de control , lo que aumenta el rendimiento de datos del SoC. Esto es similar a algunos controladores de dispositivos periféricos en arquitecturas de PC modulares multichip .

El retardo de los cables no es escalable debido a la continua miniaturización , el rendimiento del sistema no aumenta con el número de núcleos conectados, la frecuencia de funcionamiento del SoC debe disminuir con cada núcleo adicional conectado para que la alimentación sea sostenible, y los cables largos consumen grandes cantidades de energía eléctrica. Estos desafíos impiden el soporte de sistemas multinúcleo en un chip. ^{[ 13 ] : xiii}

A finales de la década de 2010, surgió una tendencia en los SoC a implementar subsistemas de comunicación con una topología de red en lugar de protocolos basados ​​en bus . Esta tendencia hacia un mayor número de núcleos de procesador en los SoC ha convertido la eficiencia de la comunicación en el chip en uno de los factores clave para determinar el rendimiento y el coste total del sistema. ^{[ 13 ] : xiii} Esto ha dado lugar a la aparición de redes de interconexión con conmutación de paquetes basada en enrutadores , conocidas como " redes en chip " (NoC), para superar los cuellos de botella de las redes basadas en bus. ^{[ 13 ] : xiii}

Las redes en chip tienen ventajas que incluyen enrutamiento específico para destinos y aplicaciones , mayor eficiencia energética y menor posibilidad de contención de bus . Las arquitecturas de redes en chip se inspiran en protocolos de comunicación como TCP y el conjunto de protocolos de Internet para la comunicación en chip, ^{[ 13 ]} aunque suelen tener menos capas de red . Las arquitecturas de red óptimas en chip son un área de investigación en curso de gran interés. Las arquitecturas NoC abarcan desde topologías de redes de computación distribuida tradicionales como toro , hipercubo , mallas y redes de árbol hasta programación de algoritmos genéticos y algoritmos aleatorios como paseos aleatorios con ramificación y tiempo de vida (TTL) aleatorio.

Muchos investigadores de SoC consideran que las arquitecturas NoC representan el futuro del diseño de SoC, ya que han demostrado satisfacer de manera eficiente las necesidades de potencia y rendimiento de estos diseños. Las arquitecturas NoC actuales son bidimensionales. El diseño de circuitos integrados 2D presenta opciones de distribución física limitadas a medida que aumenta el número de núcleos en los SoC, por lo que , con la aparición de los circuitos integrados tridimensionales (3DIC), los diseñadores de SoC buscan construir redes tridimensionales en el chip, conocidas como 3DNoC. ^{[ 13 ]}

Los SoC están optimizados para minimizar la energía eléctrica utilizada para realizar sus funciones. La mayoría de los SoC deben consumir poca energía. Los sistemas SoC a menudo requieren una batería de larga duración (como los teléfonos inteligentes ), pueden pasar meses o años sin una fuente de alimentación mientras necesitan mantener su funcionamiento autónomo, y con frecuencia su consumo de energía se ve limitado por la gran cantidad de SoC integrados conectados en red en un área. Además, los costos de energía pueden ser altos y ahorrar energía reducirá el costo total de propiedad del SoC. Finalmente, el calor residual del alto consumo de energía puede dañar otros componentes del circuito si se disipa demasiado calor, lo que constituye otra razón práctica para ahorrar energía. La cantidad de energía utilizada en un circuito es la integral de la potencia consumida con respecto al tiempo, y la tasa promedio de consumo de energía es el producto de la corriente por el voltaje . De forma equivalente, según la ley de Ohm , la potencia es igual a la corriente al cuadrado multiplicada por la resistencia o al voltaje al cuadrado dividido por la resistencia .

$${\displaystyle P=IV={\frac {V^{2}}{R}}={I^{2}}{R}}$$Los SoC se integran frecuentemente en dispositivos portátiles como teléfonos inteligentes , dispositivos de navegación GPS , relojes digitales (incluidos los relojes inteligentes ) y netbooks . Los clientes buscan una larga duración de la batería en los dispositivos informáticos móviles , otra razón por la que el consumo de energía debe minimizarse en los SoC. En estos dispositivos se suelen ejecutar aplicaciones multimedia , como videojuegos, transmisión de vídeo y procesamiento de imágenes ; todas ellas han aumentado su complejidad computacional en los últimos años debido a las demandas y expectativas de los usuarios de una mayor calidad multimedia. La computación es más exigente a medida que las expectativas se orientan hacia el vídeo 3D de alta resolución con múltiples estándares , por lo que los SoC que realizan tareas multimedia deben ser plataformas con capacidad computacional y, al mismo tiempo, de bajo consumo para funcionar con una batería móvil estándar. ^{[ 12 ] : 3}

Los SoC están optimizados para maximizar la eficiencia energética en términos de rendimiento por vatio: maximizar el rendimiento del SoC con un presupuesto de consumo energético determinado. Muchas aplicaciones, como la computación perimetral , el procesamiento distribuido y la inteligencia ambiental, requieren un cierto nivel de rendimiento computacional , pero la potencia es limitada en la mayoría de los entornos SoC.

Los diseños de SoC están optimizados para minimizar la emisión de calor residual en el chip. Al igual que con otros circuitos integrados , el calor generado debido a la alta densidad de potencia es el principal obstáculo para una mayor miniaturización de los componentes. ^{[ 21 ] : 1} Las densidades de potencia de los circuitos integrados de alta velocidad, en particular los microprocesadores, incluidos los SoC, se han vuelto muy desiguales. Un exceso de calor residual puede dañar los circuitos y erosionar su fiabilidad con el tiempo. Las altas temperaturas y el estrés térmico impactan negativamente en la fiabilidad, la migración de tensiones , la disminución del tiempo medio entre fallos , la electromigración , la unión de cables , la metaestabilidad y otras degradaciones del rendimiento del SoC con el tiempo. ^{[ 21 ] : 2–9}

En particular, la mayoría de los SoC se encuentran en un área o volumen físico pequeño y, por lo tanto, los efectos del calor residual se agravan porque hay poco espacio para que se difunda fuera del sistema. Debido a la gran cantidad de transistores en los dispositivos modernos, a menudo es físicamente posible realizar un diseño con un rendimiento suficiente y una alta densidad de transistores mediante procesos de fabricación, pero esto daría como resultado cantidades inaceptablemente altas de calor en el volumen del circuito. ^{[ 21 ] : 1}

Estos efectos térmicos obligan a los diseñadores de SoC y otros chips a aplicar márgenes de diseño conservadores , creando dispositivos de menor rendimiento para mitigar el riesgo de fallos catastróficos . Debido al aumento de la densidad de transistores a medida que las escalas de longitud se reducen, cada generación de proceso produce más calor que la anterior. Para agravar este problema, las arquitecturas de SoC suelen ser heterogéneas, creando flujos de calor espacialmente inhomogéneos , que no pueden mitigarse eficazmente mediante refrigeración pasiva uniforme . ^{[ 21 ] : 1}

Los SoC están optimizados para maximizar el rendimiento computacional y de comunicaciones .

Los SoC se optimizan para minimizar la latencia en algunas o todas sus funciones. Esto se logra mediante la disposición de los elementos con la proximidad y localidad adecuadas entre sí para minimizar los retrasos de interconexión y maximizar la velocidad de comunicación de datos entre módulos, unidades funcionales y memorias. En general, la optimización para minimizar la latencia es un problema NP-completo equivalente al problema de satisfacibilidad booleana .

Para las tareas que se ejecutan en los núcleos del procesador, la latencia y el rendimiento pueden mejorarse mediante la planificación de tareas . Sin embargo, algunas tareas se ejecutan en unidades de hardware específicas de la aplicación, e incluso la planificación de tareas puede no ser suficiente para optimizar todas las tareas basadas en software y cumplir con las restricciones de tiempo y rendimiento.

La planificación de tareas es una actividad importante en cualquier sistema informático con múltiples procesos o hilos que comparten un único núcleo de procesador. Es fundamental reducir la  latencia y aumentar el  rendimiento del software integrado que se ejecuta en los núcleos de procesador de  un SoC . No todas las actividades informáticas importantes en un SoC se realizan mediante software que se ejecuta en los procesadores integrados, pero la planificación puede mejorar drásticamente el rendimiento de las tareas basadas en software y otras tareas que implican recursos compartidos .

El software que se ejecuta en los SoC suele programar las tareas según algoritmos de programación de red y de programación aleatoria .

Las tareas de hardware y software suelen estar segmentadas en el diseño de procesadores . La segmentación es un principio importante para la aceleración en la arquitectura de computadoras . Se utiliza con frecuencia en CPU (por ejemplo, la segmentación RISC clásica ) y GPU ( segmentación gráfica ), pero también se aplica a tareas específicas de aplicaciones, como el procesamiento de señales digitales y la manipulación multimedia en el contexto de los SoC. ^{[ 12 ]}

Los SoC se analizan frecuentemente mediante modelos probabilísticos , redes de colas y cadenas de Markov . Por ejemplo, la ley de Little permite modelar los estados de los SoC y los búferes de las redes de computación en red (NoC) como procesos de llegada y analizarlos mediante variables aleatorias de Poisson y procesos de Poisson .

Los SoC se suelen modelar con cadenas de Markov , tanto en su versión de tiempo discreto como continuo . El modelado mediante cadenas de Markov permite el análisis asintótico de la distribución en estado estacionario de la potencia, el calor, la latencia y otros factores del SoC , lo que facilita la optimización de las decisiones de diseño para el caso más común.