Hispanopedia Wiki
Un procesador de conjunto de instrucciones específicas de la aplicación ( ASIP ) es un componente utilizado en el diseño de sistemas en chip . La arquitectura del conjunto de instrucciones de un ASIP está diseñada para beneficiar a una aplicación específica. Esta especialización del núcleo proporciona un equilibrio entre la flexibilidad de una unidad central de procesamiento (CPU) de propósito general y el rendimiento de un circuito integrado específico de la aplicación (ASIC).
Algunos ASIP tienen un conjunto de instrucciones configurable. Por lo general, estos núcleos se dividen en dos partes: lógica estática que define una ISA (arquitectura del conjunto de instrucciones) mínima y lógica configurable que se puede utilizar para diseñar nuevas instrucciones. La lógica configurable se puede programar en el campo de manera similar a una matriz de puertas programables en campo (FPGA) o durante la síntesis del chip. Los ASIP tienen dos formas de generar código: a través de un generador de código redireccionable o a través de un generador de compilador redireccionable. El generador de código redireccionable utiliza la aplicación, la ISA y la plantilla de arquitectura para crear el generador de código para el código objeto. El generador de compilador redireccionable utiliza solo la ISA y la plantilla de arquitectura como base para crear el compilador. El código de aplicación luego será utilizado por el compilador para crear el código objeto. [1]
Los ASIP se pueden utilizar como una alternativa a los aceleradores de hardware para el procesamiento de señales de banda base [2] o la codificación de vídeo. [3] Los aceleradores de hardware tradicionales para estas aplicaciones sufren de inflexibilidad. Es muy difícil reutilizar la ruta de datos del hardware con máquinas de estados finitos (FSM) escritas a mano. Los compiladores redireccionables de los ASIP ayudan al diseñador a actualizar el programa y reutilizar la ruta de datos. Normalmente, el diseño de ASIP depende más o menos del flujo de herramientas porque diseñar un procesador desde cero puede ser muy complicado. Un enfoque es describir el procesador utilizando un lenguaje de alto nivel y luego generar automáticamente el conjunto de herramientas de software del ASIP. [4]
Ejemplos
La arquitectura de conjunto de instrucciones (ISA) RISC-V proporciona conjuntos de instrucciones base mínimos que se pueden ampliar con instrucciones adicionales específicas de la aplicación. [5] Los conjuntos de instrucciones base proporcionan un flujo de control simplificado, memoria y operaciones aritméticas en registros. Su diseño modular permite que las instrucciones base se extiendan para operaciones específicas de la aplicación estándar, como multiplicación/división de enteros (M), punto flotante de precisión simple (F) o manipulación de bits (B). Para las extensiones de instrucciones no estándar, el espacio de codificación de la ISA se divide en tres partes: estándar, reservada y personalizada. El espacio de codificación personalizado se utiliza para extensiones específicas del proveedor.
Véase también
Referencias
- ^ Jain, MK; Balakrishnan, M.; Kumar, A. (2001). "Metodologías de diseño ASIP: encuesta y problemas". Diseño VLSI 2001. Decimocuarta Conferencia Internacional sobre Diseño VLSI . Bangalore, India: IEEE Comput. Soc. págs. 76–81. doi :10.1109/ICVD.2001.902643. ISBN 978-0-7695-0831-3.S2CID14053636 .
- ^ Shahabuddin, Shahriar et al., "Diseño de un procesador vectorial activado por transporte para decodificación turbo", Springer Journal of Analog Integrated Circuits and Signal Processing, marzo de 2014.
- ^ Hautala, Ilkka, et al. "Arquitectura de coprocesador multinúcleo programable de bajo consumo para filtrado en bucle HEVC/H.265" en IEEE Transactions on Circuits and Systems for Video Technology, noviembre de 2014
- ^ Masarík, UML en el diseño de ASIP, IFAC Proceedings Volumes 39(17):209-214, septiembre de 2006
- ^ Krste, DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y CIENCIAS DE LA COMPUTACIÓN DE LA UNIVERSIDAD DE CALIFORNIA, BERKELEY Waterman, Andrew Lee, Yunsup Patterson, David A Asanovi (6 de mayo de 2014). Manual del conjunto de instrucciones RISC-V. Volumen 1: ISA a nivel de usuario, versión 2.0. OCLC 913589579.
{{cite book}}: CS1 maint: varios nombres: lista de autores ( enlace )
Literatura
- Dake Liu (2008). Diseño de procesadores DSP integrados: procesadores de conjuntos de instrucciones específicos de la aplicación . MA: Elsevier Mogan Kaufmann. ISBN 978-0-12-374123-3.
- Oliver Schliebusch; Heinrich Meyer; Rainer Leupers (2007). "Síntesis ASIP optimizada a partir de modelos de lenguaje de descripción de arquitectura" . Dordrecht: Springer. ISBN 978-1-4020-5685-7.
- Paolo Ienne, Rainer Leupers (eds.) (2006). Procesadores integrados personalizables . San Mateo, CA: Morgan Kaufmann. ISBN 978-0-12-369526-0.
{{cite book}}:|author=tiene nombre genérico ( ayuda ) - Matthias Gries, Kurt Keutzer (eds.) (2005). Building ASIPs: The Mescal Methodology . Nueva York: Springer. ISBN 978-0-387-26057-0.
{{cite book}}:|author=tiene nombre genérico ( ayuda )
Enlaces externos
- Entorno de diseño de código basado en TTA (TCE), un conjunto de herramientas de código abierto (con licencia MIT) para el diseño de procesadores TTA específicos de aplicaciones.
