Hispanopedia WikiUn lenguaje de verificación de hardware , o HVL , es un lenguaje de programación utilizado para verificar los diseños de circuitos electrónicos escritos en un lenguaje de descripción de hardware . Los HVL suelen incluir características de un lenguaje de programación de alto nivel como C++ o Java , así como características para una fácil manipulación a nivel de bits similar a las que se encuentran en los HDL . Muchos HVL proporcionarán generación de estímulos aleatorios restringidos y construcciones de cobertura funcional para ayudar con la verificación de hardware compleja.
SystemVerilog , OpenVera, e y SystemC son los HVL más utilizados. SystemVerilog intenta combinar construcciones HDL y HVL en un único estándar.
Véase también
- y [1]
- Sistema C [2]
- Sistema Verilog [3]
- Lenguaje de especificación de propiedades [4]
- Python con cocotb [5]
- Scala con ChiselTest [6]
Referencias
- ^ Iman, Sasan; Joshi, Sunita (8 de mayo de 2007). El lenguaje de verificación de hardware electrónico (Tecnología de la información: transmisión, procesamiento y almacenamiento) . Springer. ISBN 978-1402080234.
{{cite book}}: Mantenimiento CS1: fecha y año ( enlace ) - ^ "systemc.org". systemc.org . Consultado el 10 de septiembre de 2024 .
- ^ IEEE (22 de febrero de 2018). 1800-2017 - Estándar IEEE para SystemVerilog: lenguaje unificado de diseño, especificación y verificación de hardware. doi :10.1109/IEEESTD.2018.8299595. ISBN 978-1-5044-4509-2.
- ^ IEEE (2005). 1850-2005 – Estándar IEEE para lenguaje de especificación de propiedades (PSL) . doi :10.1109/IEEESTD.2005.97780. ISBN 0-7381-4780-X.
- ^ "cocotb". cocotb . Consultado el 10 de septiembre de 2024 .
- ^ "prueba de cincel".