Bulldozer (microarquitectura)

Bulldozer made use of "Clustered Multithreading" (CMT), a technique where some parts of the processor are shared between two threads and some parts are unique for each thread. Prior examples of such an approach to unconventional multithreading can be traced way back to the 2005 Sun Microsystems' UltraSPARC T1 CPU. In terms of hardware complexity and functionality, a Bulldozer CMT module is equal to a dual-core processor in its integer calculation capabilities, and to either a single-core processor or a handicapped dual-core in terms of floating-point computational power, depending on whether the code is saturated in floating point instructions in both threads running on the same CMT module, and whether the FPU is performing 128-bit or 256-bit floating point operations. The reason for this is that for each two integer cores, that is, within the same module, there is a single floating-point unit consisting of a pair of 128-bit FMACexecution units.

CMT is in some way a simpler but similar design philosophy to SMT; both designs try to utilize execution units efficiently; in either method, when two threads compete for some execution pipelines, there is a loss in performance in one or more of the threads. Due to dedicated integer cores, the Bulldozer family modules performed roughly like a dual-core, dual-threaded processor during sections of code that were either wholly integer or a mix of integer and floating-point calculations; yet, due to the SMT use of the shared floating-point pipelines, the module would perform similarly to a single-core, dual-threaded SMT processor (SMT2) for a pair of threads saturated with floating-point instructions. (Both of these last two comparisons make the assumption that the processor possesses an equally wide and capable execution core, integer-wise and floating-point-wise, respectively.)

Both CMT and SMT are at peak effectiveness while running integer and floating point code on a pair of threads. CMT stays at peak effectiveness while working on a pair of threads consisting both of integer code, while under SMT, one or both threads will underperform due to competition for integer execution units. The disadvantage for CMT is a greater number of idle integer execution units in a single threaded case. In the single threaded case, CMT is limited to use at most half of the integer execution units in its module, while SMT imposes no such limit. A large SMT core with integer circuitry as wide and fast as two CMT cores could in theory have momentarily up to twice an integer performance in a single thread case. (More realistically for general code as a whole, Pollack's Rule estimates a speedup factor of ${\displaystyle {\sqrt {2}}}$, or approximately 40% increase in performance.)

Los procesadores CMT y un procesador SMT típico son similares en su uso compartido y eficiente de la caché L2 entre un par de hilos.

• Un módulo consta de un acoplamiento de dos núcleos de procesamiento fuera de orden x86 "convencionales". El núcleo de procesamiento comparte las primeras etapas de la tubería (por ejemplo, L1i , búsqueda, decodificación), las FPU y la caché L2 con el resto del módulo.
  • Cada módulo tiene los siguientes recursos de hardware independientes: ^{[ 13 ] [ 14 ]}
  • 16  KB de 4 vías de L1d (predicción de vías) por núcleo y 64 KB de 2 vías  de L1i por módulo, una vía para cada uno de los dos núcleos ^{[ 15 ] [ 16 ] [ 17 ]}
  • 2  MB de caché L2 por módulo (compartida entre los dos núcleos de enteros)
  • La caché de coalescencia de escritura ^{[ 18 ]} es una caché especial que forma parte de la caché L2 en la microarquitectura Bulldozer. Las escrituras de ambas cachés L1D del módulo pasan por la WCC, donde se almacenan en búfer y se coalescen. La función de la WCC es reducir el número de escrituras en la caché L2.
  • Dos núcleos enteros dedicados
    • – Cada una incluye dos ALU y dos AGU , capaces de realizar un total de cuatro operaciones aritméticas y de memoria independientes por ciclo de reloj y por núcleo.
    • – La duplicación de planificadores de enteros y canales de ejecución ofrece hardware dedicado a cada uno de los dos hilos, lo que duplica el rendimiento para cargas de enteros multihilo.
    • – el segundo núcleo entero en el módulo aumenta el tamaño del chip del módulo Bulldozer en aproximadamente un 12%, lo que a nivel de chip agrega aproximadamente un 5% del espacio total del chip ^{[ 19 ].}
  • Cada módulo cuenta con dos pipelines de punto flotante FMAC (capacidad de multiplicación y suma fusionadas ) simétricos de 128 bits que pueden unificarse en una gran unidad de 256 bits si uno de los núcleos enteros ejecuta instrucciones AVX, y dos FPP simétricos compatibles con x87/MMX/SSE para compatibilidad con versiones anteriores de software no optimizado para SSE2. Cada unidad FMAC también es capaz de realizar operaciones de división y raíz cuadrada con latencia variable.
• Todos los módulos presentes comparten la caché L3, así como un subsistema de memoria de doble canal avanzado (IMC – Controlador de memoria integrado).
• Un módulo tiene 213 millones de transistores en un área de 30,9 ^mm²  ( incluida la caché L2 compartida de 2 MB) en un chip Orochi. ^{[ 20 ]} 
• La profundidad de la tubería de Bulldozer (así como de Piledriver y Steamroller) es de 20 ciclos, en comparación con los 12 ciclos del predecesor del núcleo K10. ^{[ 21 ]}

La mayor longitud de la tubería permitió a la familia de procesadores Bulldozer alcanzar una frecuencia de reloj mucho mayor en comparación con sus predecesores K10. Si bien esto aumentó las frecuencias y el rendimiento, la mayor longitud de la tubería también incrementó las latencias y las penalizaciones por predicción errónea de bifurcaciones .

• El ancho del núcleo entero Bulldozer, cuatro (2 ALU, 2 AGU), es algo menor que el ancho del núcleo K10, seis (3 ALU, 3 AGU). Bobcat y Jaguar también usaban un núcleo entero de cuatro de ancho, pero con unidades de ejecución más ligeras: 1 ALU, 1 ALU simple, 1 AGU de carga, 1 AGU de almacenamiento. ^{[ 22 ]}

Los anchos de ejecución (y el número máximo de ejecuciones de instrucciones por ciclo) de los núcleos Jaguar, K10 y Bulldozer son 2, 3 y 4 respectivamente. Esto convirtió a Bulldozer en un diseño más superescalar en comparación con Jaguar/Bobcat. Sin embargo, debido al núcleo algo más ancho del K10 (además de la falta de mejoras y optimizaciones en un diseño de primera generación), la arquitectura Bulldozer generalmente presentaba un IPC algo menor que sus predecesores K10. No fue hasta las mejoras introducidas en Piledriver y Steamroller que el IPC de la familia Bulldozer comenzó a superar claramente al de los procesadores K10 como Phenom II.

• Búfer de destino de rama de dos niveles (BTB) ^{[ 23 ]}
• Predictor híbrido para condicionales
• Predictor indirecto

• Compatibilidad con el conjunto de instrucciones Advanced Vector Extensions ( AVX ) de Intel, que admite operaciones de punto flotante de 256 bits, y SSE4.1 , SSE4.2 , AES , CLMUL , así como futuros conjuntos de instrucciones de 128 bits propuestos por AMD ( XOP , FMA4 y F16C ), ^{[ 24 ]} que tienen la misma funcionalidad que el conjunto de instrucciones SSE5 propuesto anteriormente por AMD, pero con compatibilidad con el esquema de codificación AVX .
• Bulldozer GEN4 ( Excavadora ) admite conjuntos de instrucciones AVX2 .

•  Proceso SOI de 32 nm con 11 capas metálicas e implementación de la primera generación de compuertas metálicas de alta constante dieléctrica (HKMG) de GlobalFoundries .
• La mejora de rendimiento de Turbo Core 2 aumenta la frecuencia de reloj hasta 500  MHz con todos los subprocesos activos (para la mayoría de las cargas de trabajo) y hasta 1  GHz con la mitad de los subprocesos activos, dentro del límite de TDP. ^{[ 25 ]}
• El chip funciona a 0,775 a 1,425  V, alcanzando frecuencias de reloj de 3,6  GHz o más ^{[ 20 ].}
• TDP mínimo-máximo: 25 – 140  vatios

• Hasta 8  MB de L3 compartidos entre todos los núcleos en el mismo chip de silicio (8  MB para 4 núcleos en el segmento de escritorio y 16  MB para 8 núcleos en el segmento de servidor), divididos en cuatro subcachés de 2  MB cada uno, capaces de operar a 2,2  GHz a 1,1125  V ^{[ 20 ]}
• Soporte nativo de memoria DDR3 hasta DDR3-1866 ^{[ 26 ]}
• Controlador de memoria integrado DDR3 de doble canal para equipos de escritorio y servidores/estaciones de trabajo Opteron 42xx "Valencia"; ^{[ 27 ]} Controlador de memoria integrado DDR3 de cuatro canales ^{[ 28 ]} para servidores/estaciones de trabajo Opteron 62xx "Interlagos"
• AMD afirma que admite dos módulos DIMM de DDR3-1600 por canal. Dos módulos DIMM de DDR3-1866 en un solo canal verán reducida su frecuencia a 1600 MHz.

• Tecnología HyperTransport rev. 3.1 ( 3,20  GHz, 6,4  GT/s, 25,6  GB/s y enlace de 16 bits de ancho ) [implementada por primera vez en la revisión HY-D1 "Magny-Cours" en la plataforma Opteron con socket G34 en marzo de 2010 y "Lisbon" en la plataforma Opteron con socket C32 en junio de 2010]
• Zócalo AM3+ ( AM3r2 )
  • 942 pines, solo compatible con DDR3
  • Conservará la retrocompatibilidad con placas base Socket AM3 (según la elección del fabricante de la placa base y si se proporcionan actualizaciones de BIOS ^{[ 29 ] [ 30 ]} ), sin embargo, esto no es compatible oficialmente con AMD; las placas base AM3+ serán retrocompatibles con procesadores AM3. ^{[ 31 ]}
• Para el segmento del servidor, se utilizarán los sockets existentes G34 (LGA1974) y C32 (LGA1207).

Fuentes principales: CPU-World ^{[ 33 ]} y Xbit-Labs ^{[ 34 ]}

Existen dos series de procesadores basados ​​en Bulldozer para servidores : la serie Opteron 4200 ( socket C32 , nombre en clave Valencia, con hasta cuatro módulos) y la serie Opteron 6200 ( socket G34 , nombre en clave Interlagos, con hasta ocho módulos). ^{[ 35 ] [ 36 ]}

El 24 de octubre de 2011, las pruebas de primera generación realizadas por Phoronix confirmaron que el rendimiento de la CPU Bulldozer era algo menor de lo esperado. ^{[ 40 ]} En varias pruebas, la CPU tuvo un rendimiento similar al de la generación anterior Phenom 1060T.

El rendimiento aumentó sustancialmente más tarde, a medida que se lanzaron varias optimizaciones del compilador y correcciones del controlador de la CPU. ^{[ 41 ] [ 42 ]}

Los primeros procesadores Bulldozer recibieron una respuesta mixta. Se descubrió que el FX-8150 tenía un rendimiento deficiente en pruebas de rendimiento con pocos hilos, quedando por detrás de los procesadores Intel Core i* de segunda generación e igualando o incluso superando al propio Phenom II X6 de AMD a velocidades de reloj más bajas. En pruebas de rendimiento con muchos hilos, el FX-8150 tuvo un rendimiento similar al del Phenom II X6 y al del Intel Core i7 2600K , dependiendo de la prueba. Dado el rendimiento general más consistente del Intel Core i5 2500K a un precio inferior, estos resultados dejaron a muchos analistas decepcionados. Se descubrió que el procesador consumía muchísima energía bajo carga, especialmente al hacer overclocking, en comparación con el Sandy Bridge de Intel . ^{[ 43 ] [ 44 ]}

El 13 de octubre de 2011, AMD declaró en su blog que "hay algunos en nuestra comunidad que sienten que el rendimiento del producto no cumplió con sus expectativas", pero mostró pruebas de rendimiento en aplicaciones reales donde superó al Sandy Bridge i7 2600k y al AMD X6 1100T. ^{[ 45 ]}

En enero de 2012, Microsoft lanzó dos parches para Windows 7 y Server 2008 R2 que mejoran marginalmente el rendimiento de las CPU Bulldozer al abordar los problemas de programación de subprocesos planteados después del lanzamiento de Bulldozer. ^{[ 46 ] [ 47 ] [ 48 ]}

El 6 de marzo de 2012, AMD publicó un artículo en su base de conocimientos indicando que existía un problema de compatibilidad con los procesadores FX y ciertos juegos en la popular plataforma de distribución digital de juegos Steam . AMD afirmó haber proporcionado una actualización de BIOS a varios fabricantes de placas base (en concreto: Asus , Gigabyte Technology , MSI y ASRock ) que solucionaría el problema. ^{[ 49 ]}

En septiembre de 2014, el director ejecutivo de AMD, Rory Read, admitió que el diseño Bulldozer no había sido una "pieza revolucionaria" y que AMD tuvo que convivir con el diseño durante cuatro años. ^{[ 50 ]}

El 31 de agosto de 2011, AMD y un grupo de overclockers reconocidos, entre ellos Brian McLachlan, Sami Mäkinen, Aaron Schradin y Simon Solotko, lograron establecer un nuevo récord mundial de frecuencia de CPU utilizando el procesador FX-8150 Bulldozer, aún no lanzado y con overclocking. Antes de ese día, el récord era de 8,309  GHz, pero el Bulldozer, combinado con refrigeración por helio líquido , alcanzó un nuevo máximo de 8,429 GHz. El récord fue superado posteriormente por Andre Yang, quien lo logró con 8,58 GHz utilizando nitrógeno líquido . ^{[ 51 ] [ 52 ]} El 22 de agosto de 2014, utilizando un FX-8370 (Piledriver), The Stilt del equipo de Finlandia alcanzó una frecuencia máxima de CPU de 8,722 GHz. ^{[ 53 ]}   

Los récords de frecuencia de reloj de CPU establecidos por las CPU Bulldozer con overclocking solo fueron superados casi una década después por los overclockings de las CPU Core Raptor Lake de 13.ª generación de Intel en octubre de 2022. ^{[ 54 ]}