SSSE3

Supplemental Streaming SIMD Extensions 3 ( SSSE3 o SSE3S ) es un conjunto de instrucciones SIMD creado por Intel y es la cuarta iteración de la tecnología SSE .

El estándar SSSE3 se introdujo por primera vez con los procesadores Intel basados ​​en la microarquitectura Core el 26 de junio de 2006 con los procesadores Xeon "Woodcrest".

SSSE3 ha sido conocido con los nombres en clave Tejas New Instructions (TNI) o Merom New Instructions (MNI) para los primeros diseños de procesadores destinados a soportarlo.

SSSE3 se ha optimizado para la decodificación/codificación de audio/vídeo HD, por ejemplo AAC .

SSSE3 contiene 16 nuevas instrucciones discretas. Cada instrucción puede actuar sobre registros MMX de 64 bits o XMM de 128 bits. Por lo tanto, los materiales de Intel hacen referencia a 32 nuevas instrucciones. Estas incluyen: ^{[ 1 ]}

• Doce instrucciones que realizan operaciones de suma o resta horizontales.
• Seis instrucciones que evalúan valores absolutos.
• Dos instrucciones que realizan operaciones de multiplicación y suma y aceleran la evaluación de productos escalares .
• Dos instrucciones que aceleran las operaciones de multiplicación de enteros empaquetados y producen valores enteros con escalado.
• Dos instrucciones que realizan una reorganización byte a byte, en el mismo lugar, según el segundo operando de control de reorganización.
• Seis instrucciones que niegan los enteros empaquetados en el operando de destino si el elemento correspondiente en el operando de origen es negativo.
• Dos instrucciones que alinean datos a partir de la composición de dos operandos.

• AMD :
  • Procesadores de bajo consumo "Cat"
    • Procesadores basados ​​en Bobcat
    • Procesadores basados ​​en Jaguar y más recientes
    • Procesadores basados ​​en Puma y más recientes
  • Procesadores de "equipos pesados"
    • Procesadores basados ​​en excavadoras
    • Procesadores basados ​​en Piledriver
    • Procesadores basados ​​en apisonadoras
    • Procesadores basados ​​en excavadoras y más nuevos
  • Procesadores basados ​​en Zen
  • Procesadores basados ​​en Zen+
  • Procesadores basados ​​en Zen2
  • Procesadores basados ​​en Zen3
  • Procesadores basados ​​en Zen4
  • Procesadores basados ​​en Zen5
• Intel :
  • Serie Xeon 5100
  • Serie Xeon 5300
  • Serie Xeon 5400
  • Serie Xeon 3000
  • Core 2 Duo
  • Core 2 Extreme
  • Core 2 Quad
  • Core i7
  • Core i5
  • Core i3
  • Procesador Pentium Dual Core (si es compatible con 64 bits; Allendale en adelante)
  • Secuencia Celeron 4xx Conroe-L
  • Celeron Dual Core E1200
  • Serie Celeron M 500
  • Átomo
• A TRAVÉS DE :
  • Nano

En la tabla siguiente, satsw (X) (que se lee como 'saturar a palabra con signo') toma un entero con signo X y lo convierte a −32768 si es menor que −32768, a +32767 si es mayor que 32767, y lo deja sin cambios en caso contrario. Como es habitual en la arquitectura Intel, los bytes son de 8 bits, las palabras de 16 bits y las dwords de 32 bits; 'registro' se refiere a un registro vectorial MMX o XMM. ^{[ 1 ]}

• SIMD
• SSE3
• Intel Core 2
• Tejas y Jayhawk
• Listados de instrucciones x86

• Especificaciones del Core 2 Mobile
• Documento técnico de Intel que admite la existencia de SSSE3 y describe SSE4.
• Documentación del conjunto de instrucciones que enumera las funciones de las instrucciones SSSE3.