Hispanopedia Wiki
Articulo de referencia

AMD 10h

La familia AMD 10h , o K10 , es una microarquitectura de microprocesador de AMD basada en la microarquitectura K8. [ 1 ] Los primeros productos Opteron de tercera generación par...

Hispanopedia WikiContenido en espanolLectura gratuita

La familia AMD 10h , o K10 , es una microarquitectura de microprocesador de AMD basada en la microarquitectura K8. [ 1 ] Los primeros productos Opteron de tercera generación para servidores se lanzaron el 10 de septiembre de 2007, seguidos por los procesadores Phenom para computadoras de escritorio, que se lanzaron el 11 de noviembre de 2007, como sucesores inmediatos de la serie de procesadores K8 ( Athlon 64 , Opteron , Sempron de 64 bits ).

Nomenclatura

Parece que AMD no ha utilizado la nomenclatura K (que originalmente significaba "Kriptonita" en el procesador K5 [ 2 ] ) desde el momento posterior al uso del nombre en clave K8 para la familia de procesadores AMD K8 o Athlon 64 , ya que no ha aparecido ninguna convención de nomenclatura K más allá de K8 en documentos oficiales y comunicados de prensa de AMD después de principios de 2005.

El nombre " K8L " fue acuñado por primera vez por Charlie Demerjian en 2005, en ese entonces escritor en The Inquirer , [ 3 ] y fue utilizado por la comunidad de TI en general como una abreviatura conveniente [ 4 ] mientras que, según documentos oficiales de AMD, la familia de procesadores se denominó "Tecnología de Procesador de Próxima Generación de AMD". [ 5 ]

La microarquitectura también ha sido denominada como Estrellas , ya que los nombres en clave de la línea de procesadores de escritorio se inspiraban en estrellas o constelaciones (los modelos iniciales de Phenom se denominaban Agena y Toliman ).

En una entrevista en vídeo, [ 6 ] Giuseppe Amato confirmó que el nombre en clave es K10 .

El propio The Inquirer reveló que el nombre en clave " K8L " se refería a una versión de bajo consumo de la familia K8, posteriormente denominada Turion 64 , y que K10 era el nombre en clave oficial de la microarquitectura. [ 4 ]

AMD los denomina procesadores de la familia 10h , ya que son los sucesores de los procesadores de la familia 0Fh (nombre en clave K8). 10h y 0Fh se refieren al resultado principal de la instrucción CPUID del procesador x86 . En numeración hexadecimal , 0Fh (donde h representa la numeración hexadecimal) equivale al número decimal 15, y 10h equivale al número decimal 16. (La forma "K10h" que a veces aparece es una combinación incorrecta del código "K" y el número de identificación de la familia).

Calendario de lanzamiento y entrega

Cronología

Información histórica

En 2003, AMD describió las características de las próximas generaciones de microprocesadores posteriores a la familia de procesadores K8 en varios eventos y reuniones de analistas, incluido el Microprocessor Forum 2003. [ 7 ] Las características descritas que se implementarían en los microprocesadores de próxima generación son las siguientes:

En junio de 2006, el vicepresidente ejecutivo de AMD, Henri Richard, concedió una entrevista a DigiTimes en la que comentó los próximos desarrollos de procesadores:

P: ¿Cuál es su perspectiva general sobre el desarrollo de la tecnología de procesadores de AMD en los próximos tres o cuatro años?

A: Bueno, como comentó Dirk Meyer en nuestra reunión de analistas, no nos quedamos de brazos cruzados. Hemos hablado de la actualización de la arquitectura K8 actual que llegará en 2007, con mejoras significativas en muchas áreas diferentes del procesador, incluyendo el rendimiento de enteros, el rendimiento de punto flotante, el ancho de banda de la memoria, las interconexiones, etc.

— Vicepresidente ejecutivo de AMD, Henri Richard, Fuente: Entrevista de DigiTimes con Henri Richard [ 8 ]

demostraciones en vivo

El 30 de noviembre de 2006, AMD realizó una demostración en vivo del chip nativo de cuatro núcleos conocido como "Barcelona" por primera vez en público, [ 9 ] mientras ejecutaba Windows Server 2003 Edición de 64 bits. AMD afirma un aumento del rendimiento del 70 % en cargas reales y un rendimiento superior al del procesador Intel Xeon 5355 con nombre en clave Clovertown . [ 10 ]

El 24 de enero de 2007, el vicepresidente ejecutivo de AMD, Randy Allen, afirmó que en pruebas reales, con respecto a una amplia variedad de cargas de trabajo, "Barcelona" pudo demostrar una ventaja de rendimiento del 40 % sobre los procesadores Intel Xeon de cuatro núcleos con nombre en clave Clovertown (2P) comparables. [ 11 ] El rendimiento esperado de punto flotante por núcleo sería aproximadamente 1,8 veces mayor que el de la familia K8, a la misma velocidad de reloj. [ 12 ]

El 10 de mayo de 2007, AMD celebró un evento privado para demostrar los próximos procesadores con nombre en clave Agena FX y los chipsets. Uno de los sistemas mostrados fue la plataforma AMD Quad FX con una tarjeta gráfica Radeon HD 2900 XT en el futuro chipset RD790 . También se demostró la conversión en tiempo real de un videoclip de 720p a otro formato no revelado, mientras que los 8 núcleos estaban al 100% de su capacidad realizando otras tareas. [ 13 ]

microarquitectura hermana

En la jornada para analistas de diciembre de 2006, el vicepresidente ejecutivo Marty Seyer anunció un nuevo núcleo móvil con nombre en clave Griffin, lanzado en 2008, que incorporaba tecnologías de optimización de energía heredadas de la microarquitectura K10, pero basado en un diseño K8.

Error de TLB

En noviembre de 2007, AMD detuvo la entrega de procesadores Barcelona tras descubrirse un error en el búfer de traducción anticipada (TLB) de la revisión B2 que, en raras ocasiones, podía provocar una condición de carrera y, por consiguiente, el bloqueo del sistema. [ 14 ] Un parche en la BIOS o el software solucionaba el error desactivando la caché de las tablas de páginas, pero esto conllevaba una penalización en el rendimiento de entre el 5 % y el 20 %. Se publicaron parches del kernel para Linux que prácticamente eliminaban esta penalización . En abril de 2008, AMD lanzó al mercado la nueva revisión B3, que incluía una solución para el error y otras mejoras menores. [ 15 ]

Características

Tecnología de fabricación

AMD ha introducido los microprocesadores fabricados con un ancho de característica de 65 nm utilizando tecnología de silicio sobre aislante (SOI) , ya que el lanzamiento del K10 coincide con el aumento de volumen de este proceso de fabricación. [ 16 ]

Estándares DRAM compatibles

La familia K8 era conocida por ser particularmente sensible a la latencia de la memoria, ya que su diseño optimiza el rendimiento minimizando esta latencia mediante un controlador de memoria integrado en el chip (en la CPU); el aumento de la latencia en los módulos externos anula la utilidad de esta característica. La memoria RAM DDR2 introduce cierta latencia adicional con respecto a la memoria RAM DDR, ya que la DRAM se controla internamente mediante un reloj a un cuarto de la frecuencia de datos externa, en lugar de la mitad que la DDR. Sin embargo, dado que la frecuencia del reloj de comandos en DDR2 se duplica en relación con la DDR y se han introducido otras características para reducir la latencia (por ejemplo, latencia aditiva), las comparaciones comunes basadas únicamente en la latencia CAS no son suficientes. Por ejemplo, se sabe que los procesadores Socket AM2 demuestran un rendimiento similar con SDRAM DDR2 que los procesadores Socket 939 que utilizan SDRAM DDR-400. Los procesadores K10 admiten SDRAM DDR2 con una velocidad nominal de hasta DDR2-1066 (1066  MHz). [ 17 ]

Si bien algunos procesadores K10 para ordenadores de sobremesa son AM2+ y solo admiten DDR2, un procesador K10 AM3 admite tanto DDR2 como DDR3. Algunas placas base AM3 tienen ranuras para DDR2 y DDR3 (lo que no significa que se puedan instalar ambos tipos al mismo tiempo), pero en su mayoría solo admiten DDR3.

Los procesadores de escritorio Lynx solo son compatibles con DDR3, ya que utilizan el zócalo FM1.

Características de la microarquitectura

Arquitectura K10
K10 de un solo núcleo con descripción superpuesta, excluyendo la matriz de caché L2.

Las características de la microarquitectura incluyen las siguientes: [ 18 ]

  • Factores de forma
    • Socket AM2+ con DDR2 para las  series Phenom y Athlon 7000 de 65 nm.
    • Socket AM3 con DDR2 o DDR3 para Sempron y las  series Phenom II y Athlon II de 45 nm. También se pueden usar en placas base AM3+ con DDR3. Cabe destacar que, si bien todos los procesadores Phenom K10 son retrocompatibles con Socket AM2+ y Socket AM2 , algunos  procesadores Phenom II de 45 nm solo están disponibles para Socket AM2+. Los procesadores Lynx no utilizan ni AM2+ ni AM3.
    • Zócalo FM1 con DDR3 para procesadores Lynx .
    • Socket F con DDR2, DDR3 con procesadores Shanghai y Opteron posteriores.
  • Adiciones y extensiones del conjunto de instrucciones
    • Nuevas instrucciones de manipulación de bits ABM : Conteo de ceros iniciales (LZCNT) y Conteo de población (POPCNT)
    • Nuevas instrucciones SSE denominadas SSE4a : instrucciones combinadas de desplazamiento de máscara (EXTRQ/INSERTQ) e instrucciones de almacenamiento de flujo escalar (MOVNTSD/MOVNTSS). Estas instrucciones no se encuentran en la SSE4 de Intel.
    • Compatibilidad con instrucciones de operación de carga SSE no alineadas (que anteriormente requerían alineación de 16 bytes) [ 19 ]
  • Mejoras en el proceso de ejecución
    • Unidades SSE de 128 bits de ancho
    • Interfaz de caché de datos L1 más amplia que permite dos cargas de 128 bits por ciclo (en comparación con las dos cargas de 64 bits por ciclo de K8).
    • Reducir la latencia de la división entera
    • Predictor de bifurcación indirecta de 512 entradas y una pila de retorno más grande (tamaño duplicado respecto a K8) y búfer de destino de bifurcación.
    • Optimizador de pila de banda lateral, dedicado a realizar el incremento/decremento del puntero de pila de registros.
    • Instrucciones CALL y RET-Imm de ruta rápida (anteriormente microcodificadas), así como MOVs de registros SIMD a registros de propósito general.
  • Integración de nuevas tecnologías en el chip de la CPU:
    • Cuatro núcleos de procesador (Quad-core)
    • Planos de alimentación separados para el núcleo de la CPU y el controlador de memoria/puente norte para una gestión de energía más eficaz, inicialmente denominado Dynamic Independent Core Engagement o DICE por AMD y ahora conocido como Enhanced PowerNow! (también denominado Independent Dynamic Core Technology), que permite que los núcleos y el puente norte (controlador de memoria integrado) escalen el consumo de energía hacia arriba o hacia abajo de forma independiente. [ 20 ]
    • Consiste en apagar partes de los circuitos del núcleo cuando no están en carga, una tecnología denominada "CoolCore".
  • Mejoras en el subsistema de memoria:
    • Mejoras en la latencia de acceso:
      • Soporte para reordenar cargas antes que otras cargas y tiendas.
      • Precarga de instrucciones más agresiva , 32 bytes de precarga de instrucciones en comparación con los 16 bytes de K8.
      • Prefetcher de DRAM para lecturas en búfer
      • Escritura en ráfaga con búfer en la RAM para reducir la contención.
    • Cambios en la jerarquía de memoria:
      • Precarga directamente en la caché L1 en lugar de la caché L2 con la familia K8.
      • Caché de víctimas L3 asociativa de 32 vías con un tamaño mínimo de 2  MB, compartida entre núcleos de procesamiento en un solo chip (cada uno con 512 K  de caché L2 exclusiva independiente), con una política de reemplazo que tiene en cuenta el uso compartido.
      • Diseño de caché L3 ampliable, con 6  MB previstos para el nodo de proceso de 45 nm , con los chips denominados en clave Shanghai .
    • Cambios en la gestión del espacio de direcciones:
      • Dos controladores de memoria independientes de 64 bits, cada uno con su propio espacio de direcciones físicas; esto permite aprovechar mejor el ancho de banda disponible en caso de accesos aleatorios a memoria en entornos con muchos subprocesos. Este enfoque contrasta con el diseño anterior "entrelazado", donde los dos canales de datos de 64 bits estaban limitados a un único espacio de direcciones común.
      • Búferes de búsqueda lateral etiquetados más grandes; compatibilidad con entradas de página de 1 GB  y una nueva TLB de página de 2 MB con 128 entradas.
      • Direccionamiento de memoria de 48 bits para permitir subsistemas de memoria de 256 TB [ 21 ]
      • Duplicación de memoria (direccionamiento DIMM mapeado alternativamente), [ 22 ] soporte para envenenamiento de datos y RAS mejorado
      • AMD-V Nested Paging mejora la virtualización de la MMU y afirma haber reducido el tiempo de cambio de mundo en un 25 %.
  • Mejoras en la interconexión del sistema:
    • Compatibilidad con reintentos de HyperTransport
    • Compatibilidad con HyperTransport 3.0, con la función de desagrupación de enlaces HyperTransport, que crea 8 enlaces punto a punto por socket.
  • Mejoras a nivel de plataforma con funcionalidad adicional:
    • Cinco estados p que permiten la modulación automática de la frecuencia del reloj.
    • Mayor control del reloj
    • Soporte oficial para coprocesadores a través de ranuras HTX y zócalos de CPU vacantes mediante HyperTransport : iniciativa Torrenza .

Tablas de características

CPU

APU

Tabla de características de la APU

De oficina

Modelos de fenotipos

Agena (SOI de 65 nm, cuatro núcleos)

Toliman (65 nm SOI, triple núcleo)

  • Tres núcleos AMD K10
  • Caché L1: 64  KB de caché de instrucciones y 64  KB de caché de datos por núcleo.
  • Caché L2: 512  KB por núcleo, a velocidad completa
  • Caché L3: 2  MB compartidos entre todos los núcleos.
  • Controlador de memoria: DDR2-1066  MHz de doble canal con opción de desagrupación.
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , AMD64 , Cool'n'Quiet , NX bit , AMD - V
  • Socket AM2+ , HyperTransport con 1600 a 1800  MHz
  • Consumo de energía ( TDP ): 65 y 95 vatios
  • Primer lanzamiento
    • 27 de marzo de 2008 (B2 Stepping)
    • 23 de abril de 2008 (B3 Stepping)
  • Frecuencia de reloj: de 2100 a 2500  MHz
  • Modelos: Phenom X3 8250e - 8850

Modelos Phenom II

Thuban (SOI de 45 nm, hexa-core)

Zosma (SOI de 45 nm, cuatro núcleos)

Deneb (SOI de 45 nm, núcleo cuádruple)

42 TWKR Edición Limitada (SOI de 45 nm, cuatro núcleos)

AMD lanzó una edición limitada de un procesador basado en Deneb para entusiastas del overclocking extremo y sus socios. Se fabricaron menos de 100 unidades.

El "42" representa oficialmente cuatro núcleos que funcionan a 2  GHz, pero también es una referencia a la respuesta a la vida, el universo y todo lo demás de La guía del autoestopista galáctico . [ 25 ]

Propus (SOI de 45 nm, cuatro núcleos)

Heka (SOI de 45 nm, triple núcleo)

  • Tres núcleos AMD K10 utilizando la técnica de recolección de chips, con un núcleo deshabilitado.
  • Caché L1: 64  KB de instrucciones y 64  KB de datos por núcleo.
  • Caché L2: 512  KB por núcleo, a velocidad completa
  • Caché L3: 6  MB compartidos entre todos los núcleos.
  • Controlador de memoria: DDR2-1066  MHz de doble canal (AM2+), DDR3-1333 de doble canal (AM3) con opción de desagrupación.
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , AMD64 , Cool'n'Quiet , NX bit , AMD - V
  • Socket AM3 , HyperTransport con 2000  MHz
  • Consumo de energía ( TDP ): 65 y 95 vatios
  • Primer lanzamiento
    • 9 de febrero de 2009 (C2 Stepping)
  • Frecuencia de reloj: de 2500 a 3000  MHz
  • Modelos: Phenom II X3 705e - 740

Callisto (SOI de 45 nm, doble núcleo)

  • Dos núcleos AMD K10 utilizando la técnica de recolección de chips, con dos núcleos deshabilitados.
  • Caché L1: 64  KB de instrucciones y 64  KB de datos por núcleo.
  • Caché L2: 512  KB por núcleo, a velocidad completa
  • Caché L3: 6  MB compartidos entre todos los núcleos.
  • Controlador de memoria: DDR2-1066  MHz de doble canal (AM2+), DDR3-1333 de doble canal (AM3) con opción de desagrupación.
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , AMD64 , Cool'n'Quiet , NX bit , AMD - V
  • Socket AM3 , HyperTransport con 2000  MHz
  • Consumo de energía ( TDP ): 80 vatios
  • Primer lanzamiento
    • 1 de junio de 2009 (C2 Stepping)
  • Frecuencia de reloj: de 3000 a 3500  MHz
  • Modelos: Phenom II X2 545 - 570

Regor (SOI de 45 nm, doble núcleo)

Modelos Athlon X2

Kuma (65 nm SOI, doble núcleo)

Regor/Deneb (SOI de 45 nm, doble núcleo)

Modelos Athlon II

Zosma (SOI de 45 nm, cuatro núcleos)

Propus (SOI de 45 nm, cuatro núcleos)

Rana (SOI de 45 nm, triple núcleo)

Regor (SOI de 45 nm, doble núcleo)

Sargas (SOI de 45 nm, núcleo único)

Lynx (SOI de 32 nm, de doble o cuádruple núcleo)

  • Dos o cuatro núcleos AMD K10 sin caché L3
  • APU sin gráficos. Véase más abajo.
  • Modelos: Athlon II X2 221 a Athlon II X4 651K

Modelos Sempron

Sargas (SOI de 45 nm, núcleo único)

Modelos Sempron X2

Regor (SOI de 45 nm, doble núcleo)

Lynx (32 nm SOI, doble núcleo)

  • Dos núcleos AMD K10 sin caché L3
  • APU sin gráficos. Véase más abajo.
  • Modelos: Sempron X2 198

Llano "APUs"

Lynx (SOI de 32 nm, de doble o cuádruple núcleo)

Las APU de escritorio de primera generación basadas en la microarquitectura K10 se lanzaron en 2011 (algunos modelos no ofrecen capacidad gráfica, como el Lynx Athlon II y el Sempron X2).

  • Fabricación a 32  nm mediante el proceso SOI de GlobalFoundries.
  • Zócalo FM1
  • Tamaño del chip : 228  mm 2 , con 1.178  mil millones de transistores [ 30 ] [ 31 ]
  • Núcleos AMD K10 sin caché L3
  • GPU: TeraScale 2
  • Todos los modelos de las series A y E incorporan gráficos integrados en el chip de la clase Redwood ( BeaverCreek para las variantes de doble núcleo y WinterPark para las variantes de cuatro núcleos). Los modelos Sempron y Athlon no incluyen gráficos integrados. [ 32 ]
  • Admite hasta cuatro módulos DIMM de memoria DDR3-1866.
  • 5  GT/s UMI
  • Controlador PCIe 2.0 integrado
  • Algunos modelos seleccionados son compatibles con la tecnología Turbo Core para un funcionamiento más rápido de la CPU cuando las especificaciones térmicas lo permiten.
  • Algunos modelos seleccionados son compatibles con la tecnología Hybrid Graphics para complementar una tarjeta gráfica dedicada Radeon HD 6450, 6570 o 6670. Esto es similar a la tecnología Hybrid CrossFireX actual disponible en las series de chipsets AMD 700 y 800.
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , NX bit , AMD64 , Cool'n'Quiet , AMD -V
  • Modelos: APU y CPU de escritorio Lynx

Móvil

Modelos Turion II (Ultra)

" Caspian " (SOI de 45 nm, doble núcleo)

Modelos Turion II

" Caspian " (SOI de 45 nm, doble núcleo)

" Champlain " (SOI de 45 nm, doble núcleo)

Modelos Athlon II

" Caspian " (SOI de 45 nm, doble núcleo)

" Champlain " (SOI de 45 nm, doble núcleo)

Modelos Sempron

" Caspian " (SOI de 45 nm, núcleo único)

Modelos Turion II Neo

" Ginebra " (SOI de 45 nm, doble núcleo)

Modelos Athlon II Neo

" Ginebra " (SOI de 45 nm, doble núcleo)

" Ginebra " (SOI de 45 nm, núcleo único)

Modelos V

" Ginebra " (SOI de 45 nm, núcleo único)

" Champlain " (SOI de 45 nm, núcleo único)

Modelos Phenom II

" Champlain " (SOI de 45 nm, cuatro núcleos)

" Champlain " (SOI de 45 nm, triple núcleo)

" Champlain " (SOI de 45 nm, doble núcleo)

Unidades de potencia auxiliar (APU) de Llano

" Sabine " (32 nm SOI, doble o cuádruple núcleo)

  • Fabricación a 32  nm mediante el proceso SOI de GlobalFoundries.
  • Zócalo FS1
  • Dos o cuatro núcleos K10 mejorados con nombre en clave Husky (K10.5 ), sin caché L3 y con gráficos integrados en el chip de clase Redwood ( WinterPark para las variantes de doble núcleo y BeaverCreek para las variantes de cuatro núcleos).
  • Controlador PCIe 2.0 integrado
  • GPU: TeraScale 2
  • Algunos modelos seleccionados son compatibles con la tecnología Turbo Core para un funcionamiento más rápido de la CPU cuando las especificaciones térmicas lo permiten.
  • 2,5  GT/s UMI
  • Extensiones ISA : MMX , Enhanced 3DNow!, SSE , SSE2 , SSE3 , SSE4a , ABM , NX bit , AMD64 , AMD - V , PowerNow!
  • Compatibilidad con memoria DDR3L  -1333 de 1,35 V , además de la memoria DDR3 estándar de 1,5 V especificada. 
  • Modelos: APU móviles Sabine

Servidor

Existen dos generaciones de procesadores basados ​​en K10 para servidores: Opteron de 65 nm y de 45 nm .

Sucesor

Tras el lanzamiento de Thuban, AMD interrumpió el desarrollo de las CPU basadas en K10, centrándose en los productos Fusion para ordenadores de sobremesa y portátiles convencionales, y en los productos Bulldozer para el mercado de alto rendimiento. Sin embargo, dentro de la familia Fusion, las APU, como los chips de primera generación de las series A4, A6 y A8 (APU Llano), continuaron utilizando núcleos de CPU derivados de K10 junto con un núcleo gráfico Radeon. La producción de K10 y sus derivados se interrumpió con la introducción de las APU basadas en Trinity en 2012, que sustituyeron los núcleos K10 por núcleos derivados de Bulldozer.

Derivados de las familias 11h y 12h

Turion X2 Ultra Family 11h

La microarquitectura Family 11h era una mezcla de los diseños K8 y K10 con un menor consumo de energía para la computadora portátil que se comercializó como Turion X2 Ultra y que posteriormente fue reemplazada por diseños completamente basados ​​en K10. [ 1 ]

Familia Fusion 12h

La microarquitectura de la familia 12h es un derivado del diseño K10: [ 37 ] [ 38 ]

  • Tanto la CPU como la GPU se reutilizaron para evitar complejidad y riesgo.
  • La integración distintiva de software y física hace que las microarquitecturas Fusion (APU) sean diferentes.
  • Mejoras en el ahorro de energía, incluyendo la regulación del reloj.
  • Mejoras en el prefecher de hardware
  • Controlador de memoria rediseñado
  • Caché L2 de 1 MB por núcleo
  • Sin caché L3
  • Dos nuevos buses para que la GPU integrada acceda a la memoria (denominados interfaces Onion y Garlic).
    • AMD Fusion Compute Link (Onion): interfaces para la caché de la CPU y la memoria del sistema coherente (ver coherencia de caché ).
    • Radeon Memory Bus (Garlic): interfaz dedicada no coherente conectada directamente a la memoria.

debates en los medios

Nota : Estos debates en los medios de comunicación se enumeran en orden cronológico ascendente.

  • "El director de tecnología de AMD habla sobre las futuras tecnologías de AMD" . AnandTech. 14 de octubre de 2005. Archivado del original el 4 de noviembre de 2005.
  • "AMD describe sus objetivos futuros (en su mayoría poco específicos por el momento)" . TechReport. 17 de octubre de 2005. Archivado del original el 30 de diciembre de 2006. Consultado el 19 de agosto de 2006 .
  • "AMD pone la mira en la memoria Z-RAM para cachés de alta densidad" . Noticias de CNet. 20 de enero de 2006.
  • "AMD licencia Z-RAM" . SlashDot. 21 de enero de 2006.
  • "AMD duplicará sus unidades FPU con el procesador K8L en 2007" . Geek.com. 24 de febrero de 2006. Archivado del original el 12 de enero de 2016. Consultado el 7 de junio de 2015 .
  • «Información preliminar sobre los chips AMD64 de los reverendos G. y H.» . The Inquirer. 3 de marzo de 2006. Archivado del original el 12 de marzo de 2006.
  • "Entrevista con Henri Richard (Parte 2)" . DigiTimes. 14 de marzo de 2006.
  • "AMD demuestra la descarga de procesamiento mediante coprocesador de hardware" . LinuxElectrons. 20 de marzo de 2006. Archivado del original el 21 de octubre de 2006.
  • "Implementación de FPGA mediante HTT coherente" . The Inquirer. 26 de marzo de 2006. Archivado del original el 12 de enero de 2016.
  • "El núcleo K8L de 65 nm de AMD llegará en el primer semestre de 2007" . Reg Hardware. 4 de abril de 2006. Archivado del original el 24 de mayo de 2007. Consultado el 19 de abril de 2007 .
  • Actualización de AMD: La planta Fab 36 comienza los envíos y se prepara para el rendimiento de 65 nm y AM2 . AnandTech. 4 de abril de 2006. Archivado del original el 6 de abril de 2006.
  • "Fab36 prácticamente se convirtió a 65 nm a mediados de 2007" . AnandTech. 4 de abril de 2006. Archivado del original el 6 de abril de 2006.
  • «AMD muestra detalles de K8L» . The Inquirer. 16 de mayo de 2006. Archivado del original el 14 de junio de 2006.
  • "Avance del AMD K8L y la tracción 4x4" . RealWorldtech. 2 de junio de 2006.
  • "AMD K8L y tecnologías 4x4" . ArsTechnica. 2 de junio de 2006.
  • Detalles sobre AMD Quad-Core K8L y 4x4 . Pure OverClock. 3 de junio de 2006. Archivado del original el 9 de febrero de 2012.
  • "Socket AM2 compatible con procesadores AM3" . DailyTech. 6 de julio de 2006. Archivado del original el 8 de junio de 2007.
  • "El K8L avanza según lo previsto y su lanzamiento está programado para el primer trimestre de 2007" . The Inquirer. 11 de julio de 2006. Archivado del original el 6 de septiembre de 2007.
  • "Soporte de GNU binutils para las nuevas instrucciones K10" . SourceWare.org. 13 de julio de 2006.
  • "Ejecutivos de AMD confirman que el K8L llegará a mediados de 2007" . X-bit labs. 21 de julio de 2006. Archivado del original el 26 de noviembre de 2006.
  • "AMD presentará una demo del K8L antes de fin de año" . moneycontrol.com. 23 de julio de 2006. Archivado del original el 18 de agosto de 2007.
  • AMD presenta nuevos procesadores Opteron y promete CPU de cuatro núcleos de 68 W. tgdaily.com. 15 de agosto de 2006. Archivado del original el 21 de agosto de 2006.
  • "El procesador AMD Opteron de próxima generación allana el camino para los procesadores de cuatro núcleos" . crn.com. 15 de agosto de 2006. Archivado del original el 6 de febrero de 2012. Consultado el 19 de abril de 2007 .
  • "Vista previa de la microarquitectura de próxima generación de AMD: de K8 a K8L" . X-bit labs. 21 de agosto de 2006. Archivado del original el 27 de agosto de 2006.
  • "Procesadores AMD de cuatro núcleos: toda la historia al descubierto" . The Inquirer. 16 de septiembre de 2006. Archivado del original el 19 de mayo de 2007.
  • "AMD reinventa la arquitectura x86" . InfoWorld. 7 de febrero de 2007. Archivado del original el 7 de diciembre de 2008.
  • "Dentro de Barcelona: La próxima generación de AMD" . RealWorldTech. 16 de mayo de 2007.

Véase también

Referencias

  1. 1 2 "Lista de microarquitecturas de CPU AMD - LeonStudio" . LeonStudio - CodeFun . 3 de agosto de 2014. Archivado del original el 26 de septiembre de 2020. Recuperado el 12 de septiembre de 2015 .
  2. ↑ Hesseldahl, Arik (6 de julio de 2000). "Por qué mueren los nombres en clave de chips geniales" . forbes.com . Consultado el 14 de julio de 2007 .
  3. ↑ "Informe de The Inquirer" . The Inquirer . Archivado del original el 6 de septiembre de 2007.
  4. 1 2 Valich, Theo. "AMD explica el nombre erróneo de K8L" . The Inquirer. Archivado del original el 10 de febrero de 2007. Recuperado el 16 de marzo de 2007 .
  5. ↑ Anuncio oficial de la "Tecnología de procesadores de próxima generación de AMD"
  6. ↑ Entrevista en vídeo a Giuseppe Amato (Director Técnico de Ventas y Marketing de AMD para EMEA). Enlace obsoleto archivado el 12 de julio de 2009 en archive.today en febrero de 2007.
  7. ↑ Diapositiva de la presentación del Foro de Microprocesadores 2003
  8. ↑ La visión de AMD para los próximos años : una entrevista con Henri Richard
  9. ↑ "AMD presenta sus chips de servidor de cuatro núcleos" . CNET.com. 30 de noviembre de 2006.
  10. ↑ "AMD presenta Barcelona; el primer Opteron de cuatro núcleos nativo y auténtico" . legitreviews.com. 30/11/2006.
  11. ↑ "AMD espera que el procesador de cuatro núcleos Barcelona supere a Clovertown en un 40 %" . dailytech.com. 25 de enero de 2007. Archivado del original el 27 de febrero de 2007. Consultado el 19 de abril de 2007 .
  12. ↑ "Ve a 'Barcelona' en lugar de 'Cloverton'"" . CNET.com. 23-01-2007.
  13. ↑ "Informe de TGDaily" . Archivado del original el 26 de septiembre de 2007. Consultado el 11 de mayo de 2007 .
  14. ↑ "Comprendiendo el error del procesador TLB de AMD" . Daily Tech . Archivado el 18 de febrero de 2009 en Wayback Machine . 5 de diciembre de 2007.
  15. ↑ "Error de TLB: en el pasado" . Xbit Labs . Archivado el 9 de febrero de 2009 en Wayback Machine . 26 de marzo de 2008.
  16. ↑ "Actualización de AMD: La planta Fab 36 comienza los envíos y se planifica el proceso de 65 nm y el rendimiento AM2" . AnandTech. 4 de abril de 2006. Archivado del original el 6 de abril de 2006.
  17. ↑ "La próxima generación de Star de AMD admite DDR2-1066 y SSE4a" . HKEPC Hardware . Consultado el 19 de marzo de 2007 .
  18. ↑ Shimpi, Anand Lal. "Arquitectura de Barcelona: AMD contraataca" . AnandTech. Archivado del original el 19 de marzo de 2007. Consultado el 18 de marzo de 2007 .
  19. ↑ Case, Loyd. "AMD revela detalles del procesador de cuatro núcleos Barcelona" . Ziff Davis . Consultado el 18 de marzo de 2007 .
  20. ↑ "Diapositivas sobre la tecnología de procesadores de próxima generación de AMD" . HardOCP . 22 de agosto de 2006.
  21. ↑ "Guía para desarrolladores de BIOS y kernel (BKDG) para procesadores AMD de la familia 10h" (PDF) . pág. 24. Archivado del original (PDF) el 9 de junio de 2011. Consultado el 29 de mayo de 2010. El espacio de direcciones físicas se aumentó a 48 bits. 
  22. ↑ "Guía para desarrolladores de BIOS y kernel (BKDG) para procesadores AMD de la familia 15h (modelos 10h-1Fh)" (PDF) . support.amd.com . Advanced Micro Devices . 4 de junio de 2013. pág. 340. Consultado el 25 de enero de 2015 . 
  23. ↑ En este artículo, los prefijos convencionales para la memoria de la computadora denotan valores en base 2, donde "kilobyte" (KB) = 2 10 bytes.
  24. 1 2 3 4 5 6 7 8 9 "Lista de CPU AMD desbloqueables" .
  25. ↑ "Reseñas legítimas - Noticias y reseñas de tecnología" . 27 de junio de 2022.
  26. 1 2 "Características arquitectónicas clave del AMD Athlon II" . Advanced Micro Devices . Archivado del original el 2 de diciembre de 2010. Recuperado el 8 de julio de 2010 .
  27. ↑ Athlon II: Viele neue Exemplare der neuen Einsteiger-Prozessoren von AMD
  28. ^ In arrivo nuovi Processi Athlon II da AMD Archivado el 10 de julio de 2011 en Wayback Machine .
  29. ↑ "AMD Phenom II X6: Thuban el Dragón" . Archivado del original el 16 de julio de 2014. Consultado el 29 de marzo de 2018 .
  30. ↑ Theo Valich (28 de mayo de 2012). "AMD aclara las cifras de transistores con los procesadores FX y Fusion" . Consultado el 23 de agosto de 2013 .
  31. ↑ Anand Lal Shimpi (27 de septiembre de 2012). "Análisis de AMD A10-5800K y A8-5600K: Trinity en el escritorio, parte 1" . Archivado del original el 29 de septiembre de 2012. Consultado el 23 de agosto de 2013 .
  32. ↑ "AMD lanza la serie A y los primeros procesadores Athlon II X4 de 32 nm" . Consultado el 10 de noviembre de 2013 .
  33. ↑ "La plataforma principal de AMD de 2009" . Amd.com. Archivado del original el 27 de mayo de 2012. Consultado el 30 de abril de 2014 .
  34. 1 2 "Chipset AMD M880G" . Amd.com . Consultado el 30 de abril de 2014 .
  35. ↑ "La plataforma principal de AMD de 2010" . Amd.com . Consultado el 30 de abril de 2014 .
  36. ↑ "La plataforma ultradelgada AMD 2010" . Amd.com. Archivado del original el 31/10/2012 . Consultado el 30/04/2014 .
  37. ↑ David Kanter (27 de junio de 2011). "Arquitectura AMD Fusion y Llano" . Real World Tech . Consultado el 12 de septiembre de 2015 .
  38. ↑ Pierre Boudier; Graham Sellers (junio de 2011). "Sistema de memoria en las APU Fusion: las ventajas de la copia cero" (PDF) . Cumbre de desarrolladores de AMD Fusion.
  • Sitio web oficial de AMD
  • Presentación de los procesadores AMD de cuatro núcleos
  • Hardware DarkVision: AMD habla sobre las futuras innovaciones de K9 y K10.
  • Se presentan los procesadores AMD Opteron de próxima generación con un número récord de contratos con fabricantes de equipos originales (OEM) y una ruta de actualización nativa a cuatro núcleos (Comunicado de prensa oficial de AMD del 15 de agosto de 2006).
  • Informe de PC Watch sobre el K10 basado en el AMD Technology Analyst Day de 2004 y 2005 (en japonés).
  • Informe de PC Watch sobre el K10 basado en las diapositivas presentadas en el Microprocessor Forum 2003 (en japonés).
  • "Diapositivas del Día del Analista Tecnológico de AMD 2006: Presentación oficial de la microarquitectura K10" (PDF) . Archivado del original el 26 de marzo de 2009.{{cite web}}: CS1 maint: bot: estado de la URL original desconocido ( enlace ) (2,17 MB )  
  • Guía de optimización de software para procesadores AMD de las familias 10h y 12h
  • Informe tecnológico: AMD describe sus objetivos futuros
  • Debates de TweakTown (2003)
  • X-bit labs: Microarquitectura AMD K10