x86-64

AMD64 (también denominada por AMD en su literatura y documentación como "Tecnología AMD de 64 bits" y "Arquitectura AMD x86-64") se creó como una alternativa a la arquitectura IA-64 radicalmente diferente diseñada por Intel y Hewlett-Packard , que era retrocompatible con IA-32 , la extensión de 32 bits de la arquitectura x86 . AMD anunció originalmente AMD64 en 1999 ^{[ 15 ]} con una especificación completa disponible en agosto de 2000. ^{[ 16 ]} Como AMD nunca fue invitada a contribuir a la arquitectura IA-64 y cualquier tipo de licencia parecía improbable, AMD posicionó la arquitectura AMD64 desde el principio como una forma evolutiva de agregar capacidades de computación de 64 bits a la arquitectura x86 existente, al tiempo que admitía el código x86 heredado de 32 bits , en contraposición al enfoque de Intel de crear una arquitectura de 64 bits completamente nueva e incompatible con x86 con IA-64.

El primer procesador basado en AMD64, el Opteron , se lanzó en abril de 2003.

Los procesadores de AMD que implementan la arquitectura AMD64 incluyen Opteron , Athlon 64 , Athlon 64 X2 , Athlon 64 FX , Athlon II (seguido de "X2", "X3" o "X4" para indicar el número de núcleos, y modelos XLT), Turion 64 , Turion 64 X2 , Sempron (paso "Palermo" E6 y todos los modelos "Manila"), Phenom (seguido de "X3" o "X4" para indicar el número de núcleos), Phenom II (seguido de "X2", "X3", "X4" o "X6" para indicar el número de núcleos), FX , Fusion/APU y Ryzen / Epyc .

La característica definitoria principal de AMD64 es la disponibilidad de registros de procesador de propósito general de 64 bits (por ejemplo, rax ), operaciones lógicas y aritméticas de enteros de 64 bits y direcciones virtuales de 64 bits . ^{[ 17 ]} Los diseñadores aprovecharon la oportunidad para realizar también otras mejoras.

Entre los cambios más notables en las extensiones de 64 bits se incluyen:

Capacidad de enteros de 64 bits

Todos los registros de propósito general (GPR) se expanden de 32 a 64 bits , y todas las operaciones aritméticas y lógicas, las operaciones de memoria a registro y de registro a memoria, etc., pueden operar directamente con enteros de 64 bits. Las operaciones de inserción y extracción en la pila tienen pasos predeterminados de 8 bytes, y los punteros tienen un ancho de 8 bytes.  

Registros adicionales

Además de aumentar el tamaño de los registros de propósito general, el número de registros de propósito general con nombre se incrementa de ocho (es decir, eax , ebx , ecx , edx , esi , edi , esp , ebp ) en x86 a 16 (es decir , rax , rbx , rcx , rdx , rsi , rdi , rsp , rbp , r8 , r9 , r10 , r11 , r12 , r13 , r14 , r15 ). Por lo tanto, es posible mantener más variables locales en los registros en lugar de en la pila, y permitir que los registros almacenen constantes de acceso frecuente; los argumentos para subrutinas pequeñas y rápidas también pueden pasarse en los registros en mayor medida.

AMD64 aún tiene menos registros que muchos conjuntos de instrucciones RISC (por ejemplo, Power ISA tiene 32 GPR; ARM de 64 bits , RISC-VI , SPARC , Alpha , MIPS y PA-RISC tienen 31) o máquinas tipo VLIW como IA-64 (que tiene 128 registros). Sin embargo, una implementación de AMD64 puede tener muchos más registros internos que la cantidad de registros arquitectónicos expuestos por el conjunto de instrucciones (véase el cambio de nombre de registros ). (Por ejemplo, los núcleos AMD Zen tienen 168 registros internos físicos de punto flotante de enteros de 64 bits y 160 de punto flotante vectorial de 128 bits). 

Registros XMM (SSE) adicionales

Del mismo modo, el número de registros XMM de 128 bits (utilizados para las instrucciones Streaming SIMD ) también se incrementa de 8 a 16.

La pila de registros de la FPU x87 tradicional no se incluye en la extensión del tamaño del archivo de registros en modo de 64 bits, a diferencia de los registros XMM utilizados por SSE2, que sí se extendieron. La pila de registros x87 no es un simple archivo de registros, aunque permite el acceso directo a registros individuales mediante operaciones de intercambio de bajo costo.

Espacio de direcciones virtuales más grande

La arquitectura AMD64 define un formato de dirección virtual de 64 bits, de los cuales los 48 bits de orden inferior se utilizan en las implementaciones actuales. ^{[ 11 ] : 120} Esto permite hasta 256 TiB (2 ⁴⁸ bytes ) de espacio de direcciones virtuales. La definición de la arquitectura permite que este límite se eleve en futuras implementaciones a los 64 bits completos, ^{[ 11 ] : 2 : 3 : 13 : 117 : 120} extendiendo el espacio de direcciones virtuales a 16 EiB (2 ⁶⁴ bytes). ^{[ 18 ]} Esto se compara con solo 4 GiB (2 ³² bytes) para el x86. ^{[ 19 ]}   

Esto significa que se puede operar con archivos muy grandes asignando el archivo completo al espacio de direcciones del proceso (lo que suele ser mucho más rápido que trabajar con llamadas de lectura/escritura de archivos), en lugar de tener que asignar regiones del archivo dentro y fuera del espacio de direcciones.

Espacio de dirección física más grande

La implementación original de la arquitectura AMD64 implementaba direcciones físicas de 40 bits y, por lo tanto, podía direccionar hasta 1  TiB ( ^2⁴⁰ bytes) de RAM. ^{[ 11 ] : 24} Las implementaciones actuales de la arquitectura AMD64 (a partir de la microarquitectura AMD 10h ) extienden esto a direcciones físicas de 48 bits ^{[ 20 ]} y, por lo tanto, pueden direccionar hasta 256  TiB ( ^2⁴⁸ bytes) de RAM. La arquitectura permite extender esto a 52 bits en el futuro ^{[ 11 ] : 24 [ 21 ]} (limitado por el formato de entrada de la tabla de páginas); ^{[ 11 ] : 131} esto permitiría direccionar hasta 4  PiB de RAM. En comparación, los procesadores x86 de 32 bits están limitados a 64  GiB de RAM en modo de Extensión de Dirección Física (PAE), ^{[ 22 ]} o 4  GiB de RAM sin modo PAE. ^{[ 11 ] : 4}

Mayor espacio de direcciones físicas en modo heredado

Cuando opera en modo heredado, la arquitectura AMD64 admite el modo de extensión de dirección física (PAE), al igual que la mayoría de los procesadores x86 actuales, pero AMD64 extiende PAE de 36 bits a un límite arquitectónico de 52  bits de dirección física. Por lo tanto, cualquier implementación permite el mismo límite de dirección física que en el modo largo . ^{[ 11 ] : 24}

Acceso a datos relativos al puntero de instrucción

Ahora las instrucciones pueden hacer referencia a datos relativos al puntero de instrucción (registro RIP). Esto hace que el código independiente de la posición , que se usa frecuentemente en bibliotecas compartidas y en código cargado en tiempo de ejecución, sea más eficiente.

Instrucciones SSE

La arquitectura AMD64 original adoptó las instrucciones SSE y SSE2 de Intel como instrucciones principales. Estos conjuntos de instrucciones proporcionan un complemento vectorial a la FPU escalar x87 , para los tipos de datos de precisión simple y doble. SSE2 también ofrece operaciones vectoriales enteras, para tipos de datos que van desde 8 bits hasta 64 bits de precisión. Esto hace que las capacidades vectoriales de la arquitectura estén a la par con las de los procesadores x86 más avanzados de su época. Estas instrucciones también se pueden usar en modo de 32 bits. La proliferación de procesadores de 64 bits ha hecho que estas capacidades vectoriales sean omnipresentes en las computadoras domésticas, lo que permite la mejora de los estándares de las aplicaciones de 32 bits. La edición de 32 bits de Windows 8, por ejemplo, requiere la presencia de instrucciones SSE2. ^{[ 23 ]} Las instrucciones SSE3 y los conjuntos de instrucciones Streaming SIMD Extensions posteriores no son características estándar de la arquitectura.

bit de no ejecución

El bit de no ejecución o bit NX (bit 63 de la entrada de la tabla de páginas) permite al sistema operativo especificar qué páginas del espacio de direcciones virtuales pueden contener código ejecutable y cuáles no. Intentar ejecutar código desde una página marcada como "no ejecutar" provocará una violación de acceso a memoria, similar a intentar escribir en una página de solo lectura. Esto debería dificultar que el código malicioso tome el control del sistema mediante ataques de " desbordamiento de búfer " o "búfer no verificado". Una función similar está disponible en los procesadores x86 desde el 80286 como atributo de los descriptores de segmento ; sin embargo, esto solo funciona en un segmento completo a la vez.

El direccionamiento segmentado se ha considerado durante mucho tiempo un modo de operación obsoleto, y todos los sistemas operativos actuales para PC lo omiten, asignando a todos los segmentos una dirección base de cero y (en su implementación de 32 bits) un tamaño de 4  GiB. AMD fue el primer fabricante de la familia x86 en implementar la opción de no ejecución en el modo de direccionamiento lineal. Esta función también está disponible en modo heredado en los procesadores AMD64 y en los procesadores Intel x86 recientes, cuando se utiliza PAE.

Eliminación de funciones antiguas

Algunas características de "programación de sistemas" de la arquitectura x86 no se usaban o se usaban poco en los sistemas operativos modernos y no están disponibles en AMD64 en modo largo (64 bits y compatibilidad), o existen solo de forma limitada. Estas incluyen el direccionamiento segmentado (aunque los segmentos FS y GS se conservan de forma vestigial para su uso como punteros extrabase a estructuras del sistema operativo), ^{[ 11 ] : 70} el mecanismo de cambio de estado de tarea y el modo virtual 8086. Estas características permanecen completamente implementadas en "modo heredado", lo que permite a estos procesadores ejecutar sistemas operativos de 32 bits y 16 bits sin modificaciones. Algunas instrucciones que demostraron ser raramente útiles no son compatibles con el modo de 64 bits, incluyendo guardar/restaurar registros de segmento en la pila, guardar/restaurar todos los registros (PUSHA/POPA), aritmética decimal, instrucciones BOUND e INTO, y saltos "lejanos" y llamadas con operandos inmediatos.

Los procesadores AMD64 actuales admiten un espacio de direcciones físicas de hasta 248 ^bytes de RAM, o 256 TiB . ^{[ 20 ]} Sin embargo, a partir de 2020 No se conocían placas base x86-64 que admitieran 256  TiB de RAM. ^{[ 27 ] [ 28 ] [ 29 ] [ 30 ]} El sistema operativo puede imponer límites adicionales a la cantidad de RAM utilizable o compatible. Se ofrecen detalles sobre este punto en la sección « Compatibilidad y características del sistema operativo » de este artículo.

La arquitectura tiene dos modos de funcionamiento principales: modo largo y modo heredado.

Históricamente, AMD ha desarrollado y producido procesadores con conjuntos de instrucciones basados ​​en los diseños originales de Intel, pero con x86-64, los papeles se invirtieron: Intel se encontró en la posición de adoptar el conjunto de instrucciones que AMD creó como una extensión de su propia línea de procesadores x86.

El proyecto de Intel se denominó originalmente Yamhill ^{[ 32 ]} (en referencia al río Yamhill en el valle de Willamette, Oregón). Tras varios años negando su existencia, Intel anunció en la IDF de febrero de 2004 que el proyecto estaba en marcha. El entonces presidente de Intel, Craig Barrett , admitió que se trataba de uno de sus secretos peor guardados. ^{[ 33 ] [ 34 ]}

El nombre que Intel le da a este conjunto de instrucciones ha cambiado varias veces. El nombre utilizado en el IDF fue CT ^{[ 35 ]} (presumiblemente por Clackamas Technology , otro nombre en clave de un río de Oregón ) y en marzo de 2004 se reveló el nombre "oficial" EM64T (Extended Memory 64 Technology). A finales de 2006, Intel comenzó a usar el nombre Intel 64 para su implementación, de forma similar a como AMD usaba el nombre AMD64. ^{[ 36 ]} 

El primer procesador en implementar Intel  64 fue el procesador multisocket Xeon con nombre en clave Nocona en junio de 2004. En contraste, los chips Prescott iniciales (febrero de 2004) no habilitaban esta característica. Posteriormente, Intel comenzó a vender  Pentium 4 con Intel 64 habilitado utilizando la revisión E0 del núcleo Prescott, que se vendía en el mercado OEM como Pentium 4, modelo F. La revisión E0 también agrega eXecute Disable (XD) (el nombre de Intel para el bit NX ) a Intel  64, y se ha incluido en el entonces vigente Xeon con nombre en clave Irwindale . El lanzamiento oficial de Intel  64 (bajo el nombre EM64T en ese momento) en procesadores de escritorio convencionales fue el Prescott-2M con revisión N0 en febrero de 2005. ^{[ 37 ]}

El primer procesador móvil de Intel que implementó Intel  64 fue el Merom Core 2 , lanzado el 27 de julio de 2006. Ninguno de los procesadores para portátiles anteriores de Intel ( Core Duo , Pentium M , Celeron M , Mobile Pentium 4 ) implementó Intel  64.

Los procesadores de Intel que implementan la arquitectura Intel64 incluyen las series Pentium 4 F/5x1, 506 y 516, los modelos Celeron D 3x1, 3x6, 355, 347, 352, 360 y 365 y todos los Celeron posteriores , todos los modelos de Xeon desde " Nocona ", todos los modelos de procesadores Pentium Dual-Core desde " Merom-2M ", los Atom 230, 330, D410, D425, D510, D525, N450, N455, N470, N475, N550, N570, N2600 y N2800, todos los modelos de los procesadores Pentium D , Pentium Extreme Edition , Core 2 , Core i9 , Core i7 , Core i5 y Core i3 , y el Xeon Phi Procesadores de la serie 7200.

• Intel  64 permite SYSCALL/ SYSRETsolo en modo de 64 bits (no en modo de compatibilidad), ^{[ 47 ]} y permite SYSENTER/ SYSEXITen ambos modos. ^{[ 48 ]} AMD64 carece de SYSENTER/ SYSEXITen ambos submodos del modo largo . ^{[ 11 ] : 33}
• Al regresar a una dirección no canónica usando SYSRET, los procesadores AMD64 ejecutan el controlador de fallas de protección general en el nivel de privilegio 3, ^{[ 49 ]} mientras que en  los procesadores Intel 64 se ejecuta en el nivel de privilegio 0. ^{[ 50 ]}
• La SYSRETinstrucción cargará un conjunto de valores fijos en la parte oculta del SSregistro de segmento (dirección base, límite, atributos) en Intel  64, pero dejará la parte oculta SSsin cambios en AMD64. ^{[ 51 ]}
• En Intel  64, la SYSRETinstrucción establece incondicionalmente el nivel de privilegio (RPL) del SSregistro de segmento a 3 (ya que la instrucción provoca un retorno al nivel de privilegio 3). ^{[ 52 ]} En AMD64, el RPL se establece en los bits correspondientes en el MSR STAR ( registro específico del modelo ), es decir, los bits 49 y 48. ^{[ 53 ]}
• AMD64 requiere un formato de actualización de microcódigo y registros MSR de control diferentes, mientras que Intel  64 implementa la actualización de microcódigo sin cambios con respecto a sus procesadores de solo 32 bits.
• Intel  64 carece de algunos MSR que se consideran arquitectónicos en AMD64. Estos incluyen SYSCFG, TOP_MEM, y TOP_MEM2.
• Intel  64 carece de la capacidad de guardar y restaurar una versión reducida (y por lo tanto más rápida) del estado de punto flotante (que involucra las instrucciones FXSAVEy ).FXRSTOR
• En AMD64, las instrucciones FXSAVE/ FXRSTORsolo guardarán/restaurarán punteros de excepción x87 (FCS/FIP, FDS/FDP, FOP) cuando haya una excepción x87 pendiente sin enmascarar. ^{[ 54 ] [ 55 ]} En Intel  64, estos punteros siempre se guardan y restauran independientemente del estado de la excepción x87.
• En modo de 64 bits, las bifurcaciones cercanas con el prefijo 66H (anulación del tamaño del operando) se comportan de manera diferente. Intel  64 ignora este prefijo: la instrucción tiene un desplazamiento extendido de signo de 32 bits y el puntero de instrucción no se trunca. AMD64 utiliza un campo de desplazamiento de 16 bits en la instrucción y borra los 48  bits superiores del puntero de instrucción.
• En Intel  64 pero no en AMD64, el REX.Wprefijo se puede usar con las instrucciones de puntero lejano ( LFS, LGS, LSS, JMP FAR, CALL FAR) para aumentar el tamaño de su argumento de puntero lejano a 80 bits (desplazamiento de 64 bits + segmento de 16 bits).
• Cuando la MOVSXDinstrucción se ejecuta con un operando de origen de memoria y un tamaño de operando de 16 bits, el operando de memoria se accederá con una lectura de 16 bits en Intel  64, pero con una lectura de 32 bits en AMD64.
• Cuando la PUSHinstrucción se usa con un registro de segmento y un tamaño de operando de 32 bits en modo heredado/de compatibilidad, AMD64 extenderá el registro a cero de 2 a 4 bytes y colocará ese valor de 4 bytes en la pila. Intel  64 también decrementará el puntero de pila en 4, pero solo escribirá 2 bytes, dejando un espacio de 2 bytes sin escribir. ^{[ 56 ] [ 57 ]}
• Cuando la POPinstrucción se usa con un registro de segmento y un tamaño de operando de 32 o 64 bits, AMD64 realizará una lectura de memoria desde la pila que es tan ancha como el tamaño del operando, mientras que Intel  64 realizará una lectura de memoria de 16 bits (pero aún así incrementará el puntero de pila de acuerdo con el tamaño del operando). ^{[ 57 ]}
• Las instrucciones FCOMI/ FCOMIP/ FUCOMI/ FUCOMIP(comparación de punto flotante x87) borrarán los bits OF, SF y AF de EFLAGS en Intel  64, pero dejarán estos bits de bandera sin modificar en AMD64.
• Para las instrucciones VMASKMOVPS/ VMASKMOVPD/ VPMASKMOVD/ VPMASKMOVQ(movimiento enmascarado hacia/desde la memoria AVX/AVX2), Intel  64 garantiza arquitectónicamente que las instrucciones no causarán fallas de memoria (por ejemplo, fallas de página y fallas de segmentación) para ningún carril enmascarado a cero, mientras que AMD64 no proporciona tal garantía.
• Si la RDRANDinstrucción no logra obtener un número aleatorio (como se indica por EFLAGS.CF=0), el registro de destino tiene garantizada arquitectónicamente que se establezca en 0 en Intel  64 pero no en AMD64.
• Para las instrucciones VPINSRDy VPEXTRD(inserción/extracción de carril vectorial AVX) fuera del modo de 64 bits, AMD64 requiere que las instrucciones estén codificadas con VEX.W=0, mientras que Intel  64 también acepta codificaciones con VEX.W=1. (En modo de 64 bits, tanto AMD64 como Intel  64 requieren VEX.W=0.)
• Cuando la comprobación de alineación está habilitada ( EFLAGS.AC=1), las instrucciones AVX con operandos de memoria de 128 bits o 256 bits desalineados, y las PCMP*STR*instrucciones SSE4.2 con operandos de memoria de 128 bits desalineados, causarán excepciones #AC (comprobación de alineación) en AMD64 ^{[ 58 ]} pero no en Intel  64. ^{[ 59 ]}
• El 0F 0D /rcódigo de operación con el campo Mod del byte ModR/M establecido en es un NOP11b reservado en Intel 64 ^{[ 60 ]} pero causará #UD (excepción de código de operación no válido) en AMD64. ^{[ 61 ]} 
• Las garantías de ordenación proporcionadas por algunas instrucciones de ordenación de memoria, como LFENCEy , MFENCEdifieren entre Intel  64 y AMD64:
  • LFENCEes serializable por despacho (lo que permite usarlo como una barrera de especulación ) en Intel  64, pero no está arquitectónicamente garantizado que sea serializable por despacho en AMD64. ^{[ 62 ]}
  • MFENCEes una instrucción de serialización completa (incluida la serialización de la búsqueda de instrucciones) en AMD64 pero no en Intel  64.
  • Las instrucciones MOVCR8 INVPCIDse serializan en AMD64 pero no en Intel  64.
  • La LMSWinstrucción se serializa en Intel  64 pero no en AMD64.
  • WRMSREl ICR (Registro de Comando de Interrupción; MSR ) del x2APIC830h se usa comúnmente para producir una IPI ( Interrupción entre procesadores ); en las CPU Intel  64 ^{[ 63 ]} pero no en las AMD64 ^{[ 64 ]} , dicha IPI se puede reordenar antes de un almacenamiento de memoria anterior.
  • En los procesadores AMD64 recientes ( Zen 4 y posteriores), WRMSRel acceso a los FS_BASEMSR GS_BASEno KernelGSBasees serializable. ^{[ 65 ]} En los procesadores Intel  64, así como en los procesadores AMD64 más antiguos, WRMSRel acceso a estos MSR es serializable.

• Los procesadores AMD64 anteriores a la Revisión F ^{[ 66 ]} (distinguidos por el cambio de memoria DDR a DDR2 y los zócalos AM2 , F y S1 ) de 2006 carecían de la CMPXCHG16Binstrucción, que es una extensión de la CMPXCHG8Binstrucción presente en la mayoría de los procesadores posteriores al 80486. Similar a CMPXCHG8B, CMPXCHG16Bpermite operaciones atómicas en octapalabras (valores de 128 bits). Esto es útil para algoritmos paralelos que usan comparación e intercambio en datos más grandes que el tamaño de un puntero, común en algoritmos sin bloqueo y sin espera . Sin CMPXCHG16Buno debe usar soluciones alternativas, como una sección crítica o enfoques alternativos sin bloqueo. ^{[ 67 ]} Su ausencia también impide que Windows de 64 bits anterior a Windows 8.1 tenga un espacio de direcciones en modo de usuario mayor que 8 TiB . ^{[ 68 ]} Todas las versiones de 64 bits de Windows desde Windows 8.1 requieren la instrucción. ^{[ 69 ]} 
•  Las primeras CPU AMD64 e Intel 64 carecían LAHFde SAHFinstrucciones en modo de 64 bits. AMD introdujo estas instrucciones (también en modo de 64 bits) con sus procesadores de 90  nm (revisión  D), comenzando con Athlon  64 en octubre de 2004. ^{[ 70 ] [ 71 ]} Intel introdujo las instrucciones en octubre de 2005 con la revisión 0F47h ​​y posteriores de NetBurst . ^{[ b ]} Todas las versiones de 64 bits de Windows desde Windows 8.1 requieren esta característica. ^{[ 69 ]}
• Las primeras CPU de Intel con Intel  64 también carecían del bit NX de la arquitectura AMD64. Se añadió en el Pentium 4 stepping E0 (0F41h) en octubre de 2004. ^{[ 77 ]} Las versiones de 64 bits de Windows desde Windows 8.1 requieren esta característica. ^{[ 69 ]}
• Las primeras implementaciones de Intel 64 tenían un direccionamiento físico de memoria de  36 bits (64 GiB), mientras que las implementaciones originales de AMD64 tenían un direccionamiento físico de 40 bits (1 TiB ). Intel utilizó el direccionamiento físico de 40 bits por primera vez en Xeon MP ( Potomac ), lanzado el 29 de marzo de 2005. ^{[ 78 ]} La diferencia no es una diferencia de las ISA visibles para el usuario. En 2007, el Opteron basado en AMD 10h fue el primero en proporcionar un espacio de direcciones físicas de 48 bits (256 TiB). ^{[ 79 ] [ 80 ]} El direccionamiento físico de Intel 64 se extendió a 44 bits (16 TiB) en Nehalem-EX en 2010 ^{[ 81 ]} y a 46 bits (64 TiB) en Sandy Bridge E en 2011. ^{[ 82 ] [ 83 ]} Con los procesadores Ice Lake de tercera generación Xeon Scalable, Intel aumentó el direccionamiento virtual a 57 bits (128 PiB ) y el físico a 52 bits (4 PiB) en 2021, lo que requirió una paginación de 5 niveles . ^{[ 84 ]} Al año siguiente, AMD64 agregó lo mismo en la cuarta generación EPYC (Genoa). ^{[ 85 ]} Las CPU que no son para servidores mantuvieron espacios de direcciones más pequeños durante más tiempo.       
• En todos los procesadores AMD64, las instrucciones ` BSFand` BSR, cuando reciben un valor de origen de 0, dejan su registro de destino sin modificar. Esto  también ocurre en la mayoría de los procesadores Intel 64, excepto que en algunas  CPU Intel 64 más antiguas, la ejecución de estas instrucciones con un tamaño de operando de 32 bits borra los 32 bits superiores de su registro de destino incluso con un valor de origen de 0 (manteniendo los 32 bits inferiores sin cambios). ^{[ 86 ]}
• Los procesadores AMD64 desde Opteron Rev. E y Athlon 64 Rev. D reintrodujeron soporte limitado para la segmentación, a través del bit Long Mode Segment Limit Enable (LMSLE), para facilitar la virtualización de invitados de 64 bits. ^{[ 87 ] [ 88 ]} El soporte para LMSLE se eliminó en el procesador Zen 3. ^{[ 89 ]}
• En todos  los procesadores Intel 64, CLFLUSHse ordena con respecto a SFENCE— esto también ocurre en los procesadores AMD64 más nuevos (Zen 1 y posteriores). En los procesadores AMD64 más antiguos, imponer el orden en la CLFLUSHinstrucción requería en su lugar MFENCE.
• En los procesadores AMD64 más antiguos, las instrucciones XSAVE/ XRSTORse abstenían de guardar o restaurar los punteros de error x87 (FCS/FIP, FDS/FDP, FOP) a menos que existiera una excepción x87 pendiente sin enmascarar. En los  procesadores Intel 64 y los procesadores AMD64 más recientes (Zen 1 y posteriores), estos punteros de error siempre se guardan y restauran. (Esta diferencia entre Intel y AMD persiste para las instrucciones FXSAVE/ ).FXRSTOR

Es posible entrar en modo largo bajo DOS sin un extensor de DOS, ^{[ 99 ]} pero el usuario debe volver al modo real para poder llamar a las interrupciones de BIOS o DOS.

También es posible acceder al modo largo con un extensor de DOS similar a DOS/4GW , pero resulta más complejo, ya que x86-64 carece del modo virtual 8086. El propio DOS desconoce esta limitación, y no se deben esperar beneficios a menos que se ejecute DOS en una emulación con un controlador de virtualización adecuado, por ejemplo: la interfaz de almacenamiento masivo.

Linux fue el primer núcleo de sistema operativo en ejecutar la arquitectura x86-64 en modo largo , comenzando con la versión 2.4 en 2001 (antes de la disponibilidad del hardware). ^{[ 100 ] [ 101 ]} Linux también proporciona retrocompatibilidad para ejecutar ejecutables de 32 bits. Esto permite que los programas se recompilen en modo largo mientras se conserva el uso de programas de 32 bits. Las distribuciones actuales de Linux se distribuyen con núcleos y espacios de usuario nativos de x86-64 . Algunas, como Arch Linux , ^{[ 102 ]} SUSE , Mandriva y Debian , permiten a los usuarios instalar un conjunto de componentes y bibliotecas de 32 bits cuando se instalan desde un medio de distribución de 64 bits, lo que permite que la mayoría de las aplicaciones de 32 bits existentes se ejecuten junto con el sistema operativo de 64 bits.

La ABI x32 (Interfaz Binaria de Aplicación), introducida en Linux 3.4, permite que los programas compilados para la ABI x32 se ejecuten en el modo de 64 bits de x86-64 utilizando únicamente punteros y campos de datos de 32 bits. ^{[ 103 ] [ 104 ] [ 105 ]} Si bien esto limita el programa a un espacio de direcciones virtuales de 4  GiB, también reduce el consumo de memoria del programa y, en algunos casos, puede permitir que se ejecute más rápido. ^{[ 103 ] [ 104 ] [ 105 ]}

Linux de 64 bits permite hasta 128 TiB de espacio de direcciones virtuales para procesos individuales y puede direccionar aproximadamente 64 TiB de memoria física, sujeto a las limitaciones del procesador y del sistema, ^{[ 106 ]} o hasta 128 PiB (virtual) y 4 PiB (físico) con paginación de 5 niveles habilitada. ^{[ 107 ]}    

Mac OS X 10.4.7 y versiones posteriores de Mac OS X 10.4 ejecutan herramientas de línea de comandos de 64 bits utilizando las bibliotecas POSIX y matemáticas en máquinas basadas en Intel de 64 bits, al igual que todas las versiones de Mac OS X 10.4 y 10.5 las ejecutan en máquinas PowerPC de 64 bits. Ninguna otra biblioteca o marco funciona con aplicaciones de 64 bits en Mac OS X 10.4. ^{[ 108 ]} El núcleo, y todas las extensiones del núcleo, son solo de 32 bits.

Mac OS X 10.5 admite aplicaciones GUI de 64 bits que utilizan Cocoa , Quartz , OpenGL y X11 en máquinas Intel de 64 bits, así como en máquinas PowerPC de 64 bits . ^{[ 109 ]} Todas las bibliotecas y marcos de trabajo que no son GUI también admiten aplicaciones de 64 bits en esas plataformas. El núcleo, y todas las extensiones del núcleo, son solo de 32 bits.

Mac OS X 10.6 es la primera versión de macOS que admite un kernel de 64 bits . Sin embargo, no todos los ordenadores de 64 bits pueden ejecutar el kernel de 64 bits, y no todos los ordenadores de 64 bits que pueden ejecutar el kernel de 64 bits lo harán de forma predeterminada. ^{[ 110 ]} El kernel de 64 bits, al igual que el kernel de 32 bits, admite aplicaciones de 32 bits; ambos kernels también admiten aplicaciones de 64 bits. Las aplicaciones de 32 bits tienen un límite de espacio de direcciones virtuales de 4  GiB bajo cualquiera de los kernels. ^{[ 111 ] [ 112 ]} El kernel de 64 bits no admite extensiones de kernel de 32 bits , y el kernel de 32 bits no admite extensiones de kernel de 64 bits.

OS X 10.8 incluye únicamente el núcleo de 64 bits, pero sigue siendo compatible con aplicaciones de 32 bits; sin embargo, no es compatible con extensiones del núcleo de 32 bits.

macOS 10.15 incluye únicamente el kernel de 64 bits y ya no admite aplicaciones de 32 bits. Esta eliminación de la compatibilidad ha supuesto un problema para Wine (y su versión comercial, CrossOver ), ya que necesita seguir ejecutando aplicaciones de Windows de 32 bits. La solución, denominada wine32on64 , consistió en añadir funciones auxiliares que activan y desactivan el modo de compatibilidad de 32 bits de la CPU en la aplicación nominalmente de 64 bits. ^{[ 113 ] [ 114 ]}

macOS utiliza el formato binario universal para empaquetar las versiones de 32 y 64 bits del código de las aplicaciones y bibliotecas en un único archivo; la versión más adecuada se selecciona automáticamente al cargar la aplicación. En Mac OS X 10.6, el formato binario universal también se utiliza para el núcleo y para aquellas extensiones del núcleo que admiten núcleos de 32 y 64 bits.

Solaris 10 y versiones posteriores son compatibles con la arquitectura x86-64.

Para Solaris 10, al igual que con la arquitectura SPARC , solo existe una imagen del sistema operativo, que contiene un kernel de 32 bits y otro de 64 bits; esta se denomina imagen de DVD-ROM "x64/x86". El comportamiento predeterminado es arrancar con un kernel de 64 bits, lo que permite ejecutar tanto ejecutables de 64 bits como de 32 bits, ya sean existentes o nuevos. También se puede seleccionar manualmente un kernel de 32 bits, en cuyo caso solo se ejecutarán ejecutables de 32 bits. El isainfocomando puede utilizarse para determinar si un sistema está ejecutando un kernel de 64 bits.

Para Solaris 11, solo se proporciona el kernel de 64 bits. Sin embargo, el kernel de 64 bits admite ejecutables, bibliotecas y llamadas al sistema tanto de 32 como de 64 bits.

Las ediciones x64 del cliente y servidor de Microsoft Windows —Windows XP Professional x64 Edition y Windows Server 2003 x64 Edition— se lanzaron en marzo de 2005. ^{[ 115 ]} Internamente son en realidad la misma compilación (5.2.3790.1830 SP1), ^{[ 116 ] [ 117 ]} ya que comparten la misma base de código fuente y los binarios del sistema operativo, por lo que incluso las actualizaciones del sistema se lanzan en paquetes unificados, de manera muy similar a las ediciones Windows 2000 Professional y Server para x86. Windows Vista , que también tiene muchas ediciones diferentes, se lanzó en enero de 2007. Windows 7 se lanzó en julio de 2009. Windows Server 2008 R2 se vendió solo en ediciones x64 e Itanium; las versiones posteriores de Windows Server solo ofrecen una edición x64.

Las versiones de Windows para x64 anteriores a Windows 8.1 y Windows Server 2012 R2 ofrecen lo siguiente:

• 8  TiB de espacio de direcciones virtuales por proceso, accesible tanto desde el modo de usuario como desde el modo kernel, denominado espacio de direcciones en modo de usuario. Un programa x86-64 puede utilizar todo esto, sujeto a los límites de almacenamiento del sistema, y ​​siempre que esté vinculado con la opción "consciente de direcciones grandes", que está presente por defecto. ^{[ 118 ]} Esto supone un aumento de 4096 veces con respecto al  espacio de direcciones virtuales en modo de usuario de 2 GiB por defecto que ofrece Windows de 32 bits. ^{[ 119 ] [ 120 ]}
• 8  TiB de espacio de direcciones virtuales en modo kernel para el sistema operativo. ^{[ 119 ]} Al igual que con el espacio de direcciones en modo usuario, esto representa un aumento de 4096 veces con respecto a las versiones de Windows de 32 bits. El espacio aumentado beneficia principalmente a la caché del sistema de archivos y a los "montones" en modo kernel (grupo no paginado y grupo paginado). Windows solo utiliza un total de 16  TiB de los 256  TiB implementados por los procesadores porque los primeros procesadores AMD64 carecían de una CMPXCHG16Binstrucción. ^{[ 121 ]}

En Windows 8.1 y Windows Server 2012 R2, los espacios de direcciones virtuales tanto en modo usuario como en modo kernel se han extendido a 128  TiB. ^{[ 24 ]} Estas versiones de Windows no se instalarán en procesadores que carecen de la CMPXCHG16Binstrucción.

Las siguientes características adicionales se aplican a todas las versiones x64 de Windows:

• .exeCapacidad para ejecutar aplicaciones ( programas) y bibliotecas de enlace dinámico ( s) de 32 bits existentes .dllusando WoW64 si WoW64 es compatible con esa versión. Además, un programa de 32 bits, si se enlazó con la opción "large address aware", ^{[ 118 ]} puede usar hasta 4  GiB de espacio de direcciones virtuales en Windows de 64 bits, en lugar de los 2  GiB predeterminados (3  GiB opcionales con /3GBla opción de arranque y la opción de enlace "large address aware") que ofrece Windows de 32 bits. ^{[ 122 ]} A diferencia del uso de la /3GBopción de arranque en x86, esto no reduce el espacio de direcciones virtuales en modo kernel disponible para el sistema operativo. Por lo tanto, las aplicaciones de 32 bits pueden beneficiarse de ejecutarse en Windows x64 incluso si no se recompilan para x86-64.
• Tanto las aplicaciones de 32 como de 64 bits, si no están vinculadas con la opción "aceptar direcciones grandes", están limitadas a 2  GiB de espacio de direcciones virtuales.
• Capacidad para utilizar hasta 128  GiB (Windows XP/Vista), 192  GiB (Windows  7), 512  GiB (Windows  8), 1  TiB (Windows Server 2003), 2  TiB (Windows Server 2008/Windows 10), 4  TiB (Windows Server 2012) o 24  TiB (Windows Server 2016/2019) de memoria de acceso aleatorio (RAM) física. ^{[ 123 ]}
• Modelo de datos LLP64 : en C/C++, los tipos "int" y "long" tienen  un ancho de 32 bits, "long long" tiene un ancho de 64  bits, mientras que los punteros y los tipos derivados de punteros tienen un ancho de 64  bits.
• Los controladores de dispositivos en modo kernel deben ser de 64 bits; no es posible ejecutar programas ejecutables de 32 bits en modo kernel dentro de un sistema operativo de 64 bits. Los controladores de dispositivos en modo usuario pueden ser de 32 o 64 bits.
• Las aplicaciones de Windows de 16 bits (Win16) y DOS no se ejecutarán en versiones x86-64 de Windows debido a la eliminación del subsistema de máquina virtual DOS (NTVDM), que dependía de la capacidad de usar el modo virtual 8086. No se puede acceder al modo virtual 8086 mientras se ejecuta en modo largo.
• Implementación completa de la función de protección de página NX (No Execute). Esta función también está implementada en las versiones recientes de Windows de 32 bits cuando se inician en modo PAE.
• En lugar del descriptor de segmento FS en las versiones x86 de la familia Windows NT , se utiliza el descriptor de segmento GS para apuntar a dos estructuras definidas por el sistema operativo: el Bloque de Información de Hilos (NT_TIB) en modo usuario y la Región de Control del Procesador (KPCR) en modo kernel. Así, por ejemplo, en modo usuario GS:0es la dirección del primer miembro del Bloque de Información de Hilos. Mantener esta convención facilitó la adaptación a x86-64, pero obligó a AMD a conservar la función de los segmentos FS y GS en modo largo, aunque el direccionamiento segmentado en sí mismo no se utiliza realmente en ningún sistema operativo moderno. ^{[ 119 ]}
• Los primeros informes afirmaban que el planificador del sistema operativo no guardaba ni restauraba el estado de la máquina FPU x87 entre cambios de contexto de subprocesos. El comportamiento observado demuestra que esto no es así: el estado x87 se guarda y restaura, excepto para los subprocesos que solo se ejecutan en modo kernel (una limitación que también existe en la versión de 32 bits). La documentación más reciente disponible de Microsoft indica que las instrucciones x87/ MMX / 3DNow! pueden utilizarse en modo largo, pero que están obsoletas y pueden causar problemas de compatibilidad en el futuro. ^{[ 122 ]} (3DNow! ya no está disponible en procesadores AMD, con la excepción de las instrucciones PREFETCHy , ^{[ 124 ]} que también son compatibles con procesadores Intel a partir de Broadwell ) .PREFETCHW
• Algunos componentes como Jet Database Engine y Data Access Objects no se portarán a arquitecturas de 64 bits como x86-64 e IA-64. ^{[ 125 ] [ 126 ] [ 127 ]}
• Microsoft Visual Studio puede compilar aplicaciones nativas para la arquitectura x86-64, que solo se ejecuta en Microsoft Windows de 64 bits, o para la arquitectura IA-32 , que se ejecuta como una aplicación de 32 bits en Microsoft Windows de 32 bits o en Microsoft Windows de 64 bits en modo de emulación WoW64 . Las aplicaciones administradas se pueden compilar en modo IA-32, x86-64 o AnyCPU. El software creado en los dos primeros modos se comporta como su código nativo IA-32 o x86-64, respectivamente; sin embargo, al usar el modo AnyCPU, las aplicaciones en versiones de 32 bits de Microsoft Windows se ejecutan como aplicaciones de 32 bits, mientras que se ejecutan como aplicaciones de 64 bits en ediciones de 64 bits de Microsoft Windows.