ARM Cortex-M

ARM Limited no fabrica ni vende dispositivos de CPU basados ​​en sus propios diseños, sino que licencia la arquitectura del procesador a terceros interesados. ARM ofrece diversas condiciones de licencia, con diferentes costes y prestaciones. A todos los licenciatarios, ARM les proporciona una descripción de hardware integrable del núcleo ARM, así como un conjunto completo de herramientas de desarrollo de software y el derecho a vender chips fabricados que contengan la CPU ARM.

Los fabricantes de dispositivos integrados (IDM) reciben la propiedad intelectual del procesador ARM como RTL sintetizable (escrito en Verilog ). De esta forma, pueden realizar optimizaciones y extensiones a nivel arquitectónico. Esto permite al fabricante alcanzar objetivos de diseño personalizados, como mayor velocidad de reloj, consumo de energía muy bajo, extensiones del conjunto de instrucciones (incluida la coma flotante), optimizaciones de tamaño, soporte para depuración, etc. Para determinar qué componentes se han incluido en un chip de CPU ARM específico, consulte la hoja de datos del fabricante y la documentación relacionada.

Algunas de las opciones de silicio para los núcleos Cortex-M son:

• Temporizador SysTick: Un temporizador del sistema de 24 bits que extiende la funcionalidad tanto del procesador como del controlador de interrupciones vectorizadas anidadas (NVIC). Cuando está presente, también proporciona una interrupción SysTick de prioridad configurable adicional. ^{[ 15 ] [ 16 ] [ 17 ]} Aunque el temporizador SysTick es opcional para el M0/M0+/M1/M23, es extremadamente raro encontrar un microcontrolador Cortex-M sin él. Si un microcontrolador Cortex-M33/M35P/M52/M55/M85 tiene la opción de extensión de seguridad, entonces opcionalmente puede tener dos SysTicks (uno seguro, uno no seguro).
• Bit-Band: Asigna una palabra completa de memoria a un solo bit en la región bit-band. Por ejemplo, escribir en una palabra alias establecerá o borrará el bit correspondiente en la región bit-band. Esto permite que cada bit individual en la región bit-band sea directamente accesible desde una dirección alineada a palabra. En particular, los bits individuales se pueden establecer, borrar o alternar desde C/C++ sin realizar una secuencia de instrucciones de lectura-modificación-escritura. ^{[ 15 ] [ 16 ] [ 17 ]} Aunque el bit-band es opcional, es menos común encontrar un microcontrolador Cortex-M3 y Cortex-M4 sin él. Algunos microcontroladores Cortex-M0 y Cortex-M0+ tienen bit-band.
• Unidad de protección de memoria (MPU): Proporciona soporte para proteger regiones de memoria mediante la aplicación de reglas de privilegio y acceso. Admite hasta dieciséis regiones diferentes, cada una de las cuales puede dividirse en subregiones de igual tamaño. ^{[ 15 ] [ 16 ] [ 17 ]}
• Memoria de acoplamiento estrecho (TCM): Memoria SRAM de baja latencia (sin estado de espera ) que se puede usar para almacenar la pila de llamadas , las estructuras de control del RTOS, las estructuras de datos de interrupción, el código del controlador de interrupciones y el código crítico para la velocidad. Aparte de la caché de la CPU , la TCM es la memoria más rápida en un microcontrolador ARM Cortex-M. Dado que la TCM no se almacena en caché y es accesible a la misma velocidad que el procesador y la caché, podría describirse conceptualmente como una "caché direccionable". Hay una ITCM (TCM de instrucciones) y una DTCM (TCM de datos) para permitir que un procesador con arquitectura Harvard lea de ambas simultáneamente. La DTCM no puede contener instrucciones, pero la ITCM sí puede contener datos. Dado que la TCM está estrechamente conectada al núcleo del procesador, es posible que los motores DMA no puedan acceder a ella en algunas implementaciones.

• Nota: La mayoría de los chips Cortex-M3 y M4 tienen banda de bits y MPU. La opción de banda de bits se puede agregar al M0/M0+ utilizando el kit de diseño de sistema Cortex-M. ^{[ 29 ]}
• Nota: El software debe validar la existencia de cada característica antes de intentar utilizarla. ^{[ 17 ]}
• Nota: La información pública disponible sobre el Cortex-M35P es limitada hasta que se publique su Manual de Referencia Técnica .

Opciones adicionales de silicio: ^{[ 15 ] [ 16 ]}

• Orden de bytes de los datos: Little-endian o big-endian. A diferencia de los núcleos ARM tradicionales, el Cortex-M está configurado de forma permanente en el silicio con una de estas dos opciones.
• Interrupciones: 1 a 32 (M0/M0+/M1), 1 a 240 (M3/M4/M7/M23), 1 a 480 (M33/M35P/M52/M55/M85).
• Controlador de interrupción de activación: Opcional.
• Registro de desplazamiento de tabla vectorial: Opcional. (No disponible para M0).
• Ancho de búsqueda de instrucciones: solo 16 bits, o mayormente 32 bits.
• Soporte de usuario/privilegios: Opcional.
• Reiniciar todos los registros: Opcional.
• Puerto de E/S de ciclo único: Opcional. (M0+/M23).
• Puerto de acceso de depuración (DAP): Ninguno, SWD , JTAG y SWD. (opcional para todos los núcleos Cortex-M)
• Desactivar la función de depuración: Opcional.
• Número de comparadores de punto de observación: de 0 a 2 (M0/M0+/M1), de 0 a 4 (M3/M4/M7/M23/M33/M35P/M52/M55/M85).
• Número de comparadores de puntos de ruptura: de 0 a 4 (M0/M0+/M1/M23), de 0 a 8 (M3/M4/M7/M33/M35P/M52/M55/M85).

El Cortex-M0 / M0+ / M1 implementa la arquitectura ARMv6-M , ^{[ 15 ]} el Cortex-M3 implementa la arquitectura ARMv7-M , ^{[ 16 ]} el Cortex-M4 / Cortex-M7 implementa la arquitectura ARMv7E-M , ^{[ 16 ]} el Cortex-M23 / M33 / M35P implementa la arquitectura ARMv8-M , ^{[ 31 ]} y el Cortex-M52 / M55 / M85 implementa la arquitectura ARMv8.1-M . ^{[ 31 ]} Las arquitecturas son compatibles con instrucciones binarias ascendentes desde ARMv6-M a ARMv7-M a ARMv7E-M. Las instrucciones binarias disponibles para el Cortex-M0 / Cortex-M0+ / Cortex-M1 pueden ejecutarse sin modificación en el Cortex-M3 / Cortex-M4 / Cortex-M7. Las instrucciones binarias disponibles para el Cortex-M3 pueden ejecutarse sin modificaciones en el Cortex-M4 / Cortex-M7 / Cortex-M33 / Cortex-M35P. ^{[ 15 ] [ 16 ]} Solo se admiten los conjuntos de instrucciones Thumb-1 y Thumb-2 en las arquitecturas Cortex-M; el conjunto de instrucciones ARM de 32 bits heredado no es compatible.

Todos los núcleos Cortex-M implementan un subconjunto común de instrucciones que consiste principalmente en Thumb-1, algunas Thumb-2, incluyendo una multiplicación de resultados de 32 bits. Los procesadores Cortex-M0, Cortex-M0+, Cortex-M1 y Cortex-M23 fueron diseñados para crear el chip de silicio más pequeño, por lo que cuentan con la menor cantidad de instrucciones de la familia Cortex-M.

El Cortex-M0 / M0+ / M1 incluye instrucciones Thumb-1, excepto las nuevas instrucciones (CBZ, CBNZ, IT) que se agregaron en la arquitectura ARMv7-M. El Cortex-M0 / M0+ / M1 incluye un subconjunto menor de instrucciones Thumb-2 (BL, DMB, DSB, ISB, MRS, MSR). ^{[ 15 ]} El Cortex-M3 / M4 / M7 / M33 / M35P tiene todas las instrucciones Thumb-1 y Thumb-2 básicas. El Cortex-M3 agrega tres instrucciones Thumb-1, todas las instrucciones Thumb-2, división entera por hardware e instrucciones aritméticas de saturación . El Cortex-M4 agrega instrucciones DSP y una unidad de punto flotante de precisión simple opcional (VFPv4-SP). El Cortex-M7 agrega una FPU de doble precisión opcional (VFPv5). ^{[ 23 ] [ 16 ]} Los Cortex-M23 / M33 / M35P / M52 / M55 / M85 añaden instrucciones TrustZone .

• Nota: El recuento de ciclos de latencia de interrupción presupone que: 1) la pila se encuentra en la RAM en estado de espera cero, 2) no hay otra función de interrupción en ejecución, y 3) la opción de extensión de seguridad no existe, ya que añade ciclos adicionales. Los núcleos Cortex-M con arquitectura de computadora Harvard tienen una latencia de interrupción menor que los núcleos Cortex-M con arquitectura de computadora Von Neumann.
• Nota: La serie Cortex-M incluye tres nuevas instrucciones Thumb-1 de 16 bits para el modo de suspensión: SEV, WFE y WFI.
• Nota: El Cortex-M0 / M0+ / M1 no incluye estas instrucciones Thumb-1 de 16 bits : CBZ, CBNZ, IT. ^{[ 15 ] [ 16 ]}
• Nota: Los procesadores Cortex-M0 / M0+ / M1 solo incluyen estas instrucciones Thumb-2 de 32 bits : BL, DMB, DSB, ISB, MRS, MSR. ^{[ 15 ] [ 16 ]}
• Nota: El Cortex-M0 / M0+ / M1 / ​​M23 solo tiene instrucciones de multiplicación de 32 bits con un resultado de 32 bits inferiores (32  bits × 32  bits = 32 bits inferiores  ), mientras que el Cortex-M3 / M4 / M7 / M33 / M35P incluye instrucciones de multiplicación adicionales de 32 bits con resultados de 64 bits (32  bits × 32  bits = 64  bits). El Cortex-M4 / M7 (opcionalmente M33 / M35P) incluye instrucciones DSP para multiplicaciones de (16  bits × 16  bits = 32  bits), (32  bits × 16  bits = 32 bits superiores  ), (32  bits × 32  bits = 32 bits superiores  ). ^{[ 15 ] [ 16 ]}
• Nota: El número de ciclos necesarios para completar las instrucciones de multiplicación y división varía según el diseño del núcleo ARM Cortex-M. Algunos núcleos ofrecen la opción de elegir entre alta velocidad o tamaño reducido (baja velocidad), lo que permite utilizar menos silicio a costa de un mayor número de ciclos. Una interrupción durante la ejecución de una instrucción de división o de una instrucción de multiplicación iterativa lenta provocará que el procesador abandone la instrucción y la reinicie una vez que finalice la interrupción.
  • Instrucciones de multiplicación "resultado de 32 bits" : Cortex-M0/M0+/M23 es una opción de silicio de 1 o 32 ciclos, Cortex-M1 es una opción de silicio de 3 o 33 ciclos, Cortex-M3/M4/M7/M33/M35P es de 1 ciclo. 
  • Instrucciones de multiplicación "resultado de 64 bits" : Cortex-M3 tarda de 3 a 5 ciclos (dependiendo de los valores), Cortex-M4/M7/M33/M35P tarda 1 ciclo. 
  • Instrucciones de división : Cortex-M3/M4 es de 2 a 12 ciclos (dependiendo de los valores), Cortex-M7 es de 3 a 20 ciclos (dependiendo de los valores), Cortex-M23 es una opción de 17 o 34 ciclos, Cortex-M33 es de 2 a 11 ciclos (dependiendo de los valores), Cortex-M35P está por determinar. 
• Nota: Algunos núcleos Cortex-M tienen opciones de silicio para varios tipos de unidades de punto flotante ( FPU ). El Cortex-M55/M85 tiene una opción para precisión media ( HP ), el Cortex-M4/M7/M33/M35P/M52/M55/M85 tiene una opción para precisión simple ( SP ), y el Cortex-M7/M52/M55/M85 tiene una opción para precisión doble ( DP ). Cuando se incluye una FPU, el núcleo a veces se denomina "Cortex-MxF", donde "x" es la variante del núcleo, como Cortex- M4F . ^{[ 15 ] [ 16 ]}

• Nota: MOVW es un alias que significa instrucción MOV "ancha" de 32 bits.
• Nota: BW es una bifurcación incondicional de larga distancia (similar en codificación, operación y rango a BL, menos la configuración del registro LR).
• Nota: Para Cortex-M1, existen las instrucciones WFE / WFI / SEV, pero se ejecutan como una instrucción NOP.
• Nota: Las instrucciones FPU de precisión media (HP) son válidas en el Cortex-M52 / M55 / M85 solo cuando la opción HP FPU está presente en el chip.
• Nota: Las instrucciones FPU de precisión simple (SP) son válidas en los procesadores Cortex-M4 / M7 / M33 / M35P / M52 / M55 / M85 solo cuando la opción SP FPU está presente en el chip.
• Nota: Las instrucciones FPU de doble precisión (DP) son válidas en los procesadores Cortex-M7 / M52 / M55 / M85 solo cuando la opción DP FPU está presente en el chip.

La arquitectura ARM para la serie ARM Cortex-M eliminó algunas características de los núcleos heredados más antiguos: ^{[ 15 ] [ 16 ]}

• El conjunto de instrucciones ARM de 32 bits no está incluido en los núcleos Cortex-M.
• En los núcleos Cortex-M, el orden de bytes se elige durante la implementación en silicio. Los núcleos anteriores permitían cambiar el orden de bytes de los datos "sobre la marcha" .
• Los coprocesadores no eran compatibles con los núcleos Cortex-M hasta que se reintrodujo la opción de silicio en "ARMv8-M Mainline" para los núcleos ARM Cortex-M33/M35P.

Las capacidades del conjunto de instrucciones ARM de 32 bits se duplican de muchas maneras en los conjuntos de instrucciones Thumb-1 y Thumb-2, pero algunas características de ARM no tienen una característica similar:

• Las instrucciones SWP y SWPB (intercambio) de ARM no tienen una característica similar en Cortex-M.

El conjunto de instrucciones Thumb-1 de 16 bits ha evolucionado con el tiempo desde su lanzamiento inicial en los núcleos ARM7T heredados con la arquitectura ARMv4T. Se añadieron nuevas instrucciones Thumb-1 con el lanzamiento de cada arquitectura ARMv5/ARMv6/ARMv6T2 heredada. Algunas instrucciones Thumb-1 de 16 bits se eliminaron de los núcleos Cortex-M:

• La instrucción "BLX <inmediato>" ya no existe porque se utilizaba para cambiar del conjunto de instrucciones Thumb-1 al conjunto de instrucciones ARM. La instrucción "BLX <registro>" todavía está disponible en el Cortex-M.
• SETEND no existe porque ya no se admite el cambio sobre la marcha del modo de orden de bytes de los datos.
• Las instrucciones del coprocesador no eran compatibles con los núcleos Cortex-M hasta que se reintrodujo la opción de silicio en "ARMv8-M Mainline" para los núcleos ARM Cortex-M33/M35P.
• La instrucción SWI pasó a llamarse SVC, aunque su codificación binaria es la misma. Sin embargo, el código del controlador SVC difiere del código del controlador SWI debido a cambios en los modelos de excepciones.

Los siguientes microcontroladores se basan en el núcleo Cortex-M0:

• ABOV AC30M1x64
• Cypress PSoC 4000, 4100, 4100M, 4200, 4200DS, 4200L, 4200M
• Infineon XMC1100 , XMC1200, XMC1300, XMC1400, TLE984x
• Dialog DA1458x, DA1468x
• Nordic nRF51
• NXP LPC1100 , LPC1200
• Nuvoton NuMicro
• Sonix SN32F700
• ST STM32 F0
• Toshiba TX00
• Vorago VA10800 (temperatura extrema), VA10820 (resistente a la radiación)

Los siguientes chips tienen un Cortex-M0 como núcleo secundario:

• NXP LPC4300 (un Cortex-M4F + un Cortex-M0)
• Microcontroladores inalámbricos SimpleLink de Texas Instruments CC1310 y CC2650 (un procesador Cortex-M3 programable + un procesador de red Cortex-M0 + un motor de controlador de sensores propietario)

Los siguientes microcontroladores se basan en el núcleo Cortex-M0+:

• ABOV Semiconductor A31G11x, A31G12x, A31G314
• Cypress PSoC 4000S, 4100S, 4100S+, 4100PS, 4700S, FM0+
• Epson S1C31W74, S1C31D01, S1C31D50
• Holtek HT32F52000
• Microchip SAM C2, D0, D1, D2, DA, L2, R2, R3; y PIC32CM JH y MC ^{[ 32 ]}
• NXP LPC800 , LPC11E60, LPC11U60
• NXP ( Freescale ) Kinetis E, EA, L, M, V1, W0, S32K11x
• Puya PY32F0xx, PY32L0xx, PY32T0xx
• Raspberry Pi RP2040 (dos núcleos M0+)
• Renesas S124, S128, RE, RE01
• Silicon Labs ( Energy Micro ) EFM32 Zero, Feliz
• ST STM32 L0 , G0 , C0 , WL (un Cortex-M4 + un Cortex-M0+)

Los siguientes chips tienen un Cortex-M0+ como núcleo secundario:

• Cypress PSoC 6200 (un Cortex-M4F + un Cortex-M0+)
• ST WB (un Cortex-M4F + un Cortex-M0+)

Los microcontroladores ARM más pequeños son del tipo Cortex-M0+ (a fecha de 2014, el más pequeño, de 1,6  mm x 2  mm en un encapsulado a escala de chip, es el Kinetis KL03). ^{[ 33 ]}

El 21 de junio de 2018, investigadores de la Universidad de Michigan anunciaron en el Simposio de 2018 sobre Tecnología y Circuitos VLSI el "ordenador más pequeño del mundo", o dispositivo informático , basado en el ARM Cortex-M0+ (e incluyendo RAM y transmisores y receptores inalámbricos basados ​​en energía fotovoltaica ) , con el artículo "Un sistema de sensor inalámbrico y sin batería de 0,04 mm³ ^y 16 nW con procesador Cortex-M0+ integrado y comunicación óptica para la medición de la temperatura celular". El dispositivo tiene una décima parte del tamaño del ordenador que IBM había anunciado meses atrás, en marzo de 2018, que ostentaba el récord mundial y que es más pequeño que un grano de sal.  

Los siguientes proveedores admiten el Cortex-M1 como núcleos blandos en sus chips FPGA:

• Altera Cyclone-II, Cyclone-III, Stratix-II, Stratix-III
• GOWIN M1 ^{[ 34 ]}
• Actel / Microsemi / Microchip Fusion, IGLOO/e, ProASIC3L, ProASIC3/E
• Xilinx Spartan-3, Virtex-2, Virtex-3, Virtex-4, Artix-7 ^{[ 35 ]}

Los siguientes microcontroladores se basan en el núcleo Cortex-M3:

• ABOV AC33Mx128, AC33Mx064
• Actel / Microsemi / Microchip SmartFusion, SmartFusion 2 (FPGA)
• Analog Devices ADUCM360, ADUCM361, ADUCM3029
• Chip Wi-Fi Broadcom BCM4319XKUBG
• Cypress PSoC 5000, 5000LP, FM3
• Holtek HT32F
• Infineon TLE9860, TLE987x

• Maxim Integrated MAX32550
• Microchip (Atmel) SAM 3A, 3N, 3S, 3U, 3X
• NXP LPC1300 , LPC1700 , LPC1800
• EN Q32M210
• Realtek RTL8710
• Silicon Labs Precision32
• Silicon Labs ( Energy Micro ) EFM32 Tiny, Gecko, Leopard, Giant

• ST STM32 F1, F2, L1, W
• TDK-Micronas HVC4223F
• Microcontroladores inalámbricos Texas Instruments F28, LM3, TMS470, OMAP 4 y SimpleLink (CC1310 Sub-GHz y CC2650 BLE + Zigbee + 6LoWPAN )
• Toshiba TX03
• mindmotion mindmotion MM32

Los siguientes chips tienen un Cortex-M3 como núcleo secundario:

• Apple A9 (Cortex-M3 como coprocesador de movimiento M9 integrado )
• CSR Quatro 5300 (Cortex-M3 como coprocesador)
• Samsung Exynos 7420 (Cortex-M3 como microcontrolador DVS ) ^{[ 37 ]}
• Texas Instruments F28, LM3, TMS470, OMAP 4470 (un Cortex-A9 + dos Cortex-M3)
• XMOS XS1-XA (siete xCORE + un Cortex-M3)

Los siguientes FPGA incluyen un núcleo Cortex-M3:

• SoC Microsemi SmartFusion2

Los siguientes proveedores admiten el Cortex-M3 como núcleos blandos en sus chips FPGA:

• Altera Cyclone-II, Cyclone-III, Stratix-II, Stratix-III
• Xilinx Spartan-3, Virtex-2, Virtex-3, Virtex-4, Artix-7 ^{[ 38 ]}

Los siguientes microcontroladores se basan en el núcleo Cortex-M4:

• Ambiq Apollo, Apollo2, Apollo3, Apollo4
• Analog Devices ADSP-CM40x
• Microchip (Atmel) SAM 4L, 4N, 4S
• NXP ( Freescale ) Kinetis K, W2
• ST ( STM32 ) WL (un Cortex-M4 + un Cortex-M0+)
• Texas Instruments SimpleLink Wi-Fi CC32xx, CC32xxMOD

Los siguientes microcontroladores se basan en el núcleo Cortex-M4F (M4 + FPU ):

• Analog Devices ADUCM4050
• Cypress 6200 (un Cortex-M4F + un Cortex-M0+), FM4
• Infineon XMC4000
• Maxim Darwin
• Microchip (Atmel) SAM4C (doble núcleo: un Cortex-M4F + un Cortex-M4), SAM4E, SAM4L, SAM4N, SAM4S, SAMG5, SAMD5/E5x

• Nordic nRF52
• Nuvoton NuMicro M480
• NXP LPC4000 , LPC4300 (un Cortex-M4F + un Cortex-M0), LPC54000
• NXP ( Freescale ) Kinetis K, V3, V4, S32K14x
• Puya PY32F4xx, PY32E4xx
• Renesas S3, S5, S7, RA4, RA6
• Silicon Labs ( Energy Micro ) EFM32 Wonder

• ST STM32 F3, F4, L4, L4+, G4, WB (un Cortex-M4F + un Cortex-M0+)
• Texas Instruments LM4F, TM4C, MSP432 , CC13x2R, CC1352P, CC26x2R
• Toshiba TX04

Los siguientes chips tienen un núcleo secundario Cortex-M4 o M4F:

• NXP ( Freescale ) Vybrid VF6 (un Cortex-A5 + un Cortex-M4F)
• NXP ( Freescale ) i.MX 6 SoloX (un Cortex-A9 + un Cortex-M4F)
• NXP ( Freescale ) i.MX 7 Solo/Dual (uno o dos Cortex-A7 + un Cortex-M4F)
• NXP ( Freescale ) i.MX 8 (dos Cortex-A72 + cuatro Cortex-A53 + dos Cortex-M4F)
• NXP ( Freescale ) i.MX 8M y 8M Mini (cuatro Cortex-A53 + un Cortex-M4F)
• NXP ( Freescale ) i.MX 8X (cuatro Cortex-A35 + un Cortex-M4F)
• ST STM32MP1 (uno o dos Cortex-A7 + un Cortex-M4)
• Texas Instruments OMAP 5 (dos Cortex-A15 + dos Cortex-M4)
• Texas Instruments Sitara AM5700 (uno o dos Cortex-A15 + dos Cortex-M4 como unidades de procesamiento de imágenes + dos Cortex-M4 como unidades de propósito general)

Los siguientes microcontroladores se basan en el núcleo Cortex-M7:

• Microchip (Atmel) SAM E7, S7, V7
• NXP ( Freescale ) Kinetis KV5x, i.MX RT, S32K3xx
• ST STM32 F7, H7

Los siguientes chips tienen un Cortex-M7 como núcleo secundario:

• NXP ( Freescale ) i.MX 95 (hasta 6 Cortex-A55 + un Cortex-M7 + un Cortex M33)

Los siguientes microcontroladores se basan en el núcleo Cortex-M23:

• GigaDevice GD32E2xx
• Microchip SAM L10, L11 y PIC 32CM-LE 32CM-LS
• Familia Nuvoton M23xx, familia M2xx, NUC1262, M2L31
• Renesas S1JA, RA0xx, RA2xx

Los siguientes microcontroladores se basan en el núcleo Cortex-M33:

• Analog Devices ADUCM4
• Diálogo DA1469x
• GigaDevice GD32E5, GD32W5
• Nordic nRF91, nRF5340, nRF54, nRF54H20 ^{[ 42 ]}
• NXP LPC5500, i.MX RT600, MCX N94x/54x (doble núcleo)
• EN RSL15
• Renesas RA4, RA6
• ST STM32 C5, H5, L5, U3, U5, WBA
• Serie Gecko inalámbrica de Silicon Labs 2
• Texas Instruments CC3501E , CC3551E
• Raspberry Pi RP2350

Los siguientes chips tienen un núcleo secundario Cortex-M33 o M33F:

• Infineon PSoC Edge
• ST STM32MP2 (uno o dos Cortex-A35 + un Cortex-M33)

Los siguientes microcontroladores se basan en el núcleo Cortex-M35P:

• STMicroelectronics ST33K

Los siguientes microcontroladores se basan en el núcleo Cortex M52.

• Geehy Semiconductor G32R5, G32R430 ^{[ 43 ]}

• Alif Semiconductor Ensemble & Balletto MCU families offer single or dual Cortex-M55 cores, each paired with Ethos-U55 NPUs
• Ambiq Apollo330 Plus, Apollo510
• InfineonPSoC Edge
• STSTM32 N6

• Renesas RA8
• STSTM32 V8^[44]