Hispanopedia Wiki
Articulo de referencia

Paquete a escala de chip

Vista superior e inferior de un encapsulado WL-CSP colocado sobre la cara de un centavo estadounidense . En la parte superior derecha, se muestra un encapsulado SOT23 a modo de ...

Hispanopedia WikiContenido en espanolLectura gratuita
Vista superior e inferior de un encapsulado WL-CSP colocado sobre la cara de un centavo estadounidense . En la parte superior derecha, se muestra un encapsulado SOT23 a modo de comparación.

Un paquete a escala de chip o paquete a escala de chip ( CSP ) es un tipo de paquete de circuito integrado . [1]

Originalmente, CSP era el acrónimo de chip-size packaging (envasado del tamaño de un chip). Dado que solo unos pocos paquetes tienen el tamaño de un chip, el significado del acrónimo se adaptó al de los paquetes a escala de chip . Según la norma J-STD-012 de IPC , Implementation of Flip Chip and Chip Scale Technology (Implementación de tecnología de chip a escala y chip invertido) , para calificar como de escala de chip, el paquete debe tener un área no mayor a 1,2 veces la del chip y debe ser un paquete de un solo chip, montable directamente en la superficie. Otro criterio que se aplica a menudo para calificar estos paquetes como CSP es que su paso de bola no debe ser mayor a 1 mm.

El concepto fue propuesto por primera vez por Junichi Kasai de Fujitsu y Gen Murakami de Hitachi Cable en 1993. Sin embargo, la primera demostración del concepto provino de Mitsubishi Electric . [2]

El chip puede montarse en un intercalador sobre el que se forman almohadillas o bolas, como en el encapsulado de matriz de bolas (BGA) de chip invertido , o las almohadillas pueden grabarse o imprimirse directamente sobre la oblea de silicio , lo que da como resultado un paquete muy cercano al tamaño del chip de silicio: un paquete de este tipo se denomina paquete a nivel de oblea (WLP) o paquete a escala de chip a nivel de oblea (WL-CSP). El WL-CSP ha estado en desarrollo desde la década de 1990, y varias empresas comenzaron la producción en volumen a principios de 2000, como Advanced Semiconductor Engineering (ASE). [3] [4]

Tipos

Los paquetes a escala de chip se pueden clasificar en los siguientes grupos:

  1. CSP basado en leadframe personalizado (LFCSP)
  2. CSP basado en sustrato flexible
  3. CSP de chip invertido (FCCSP)
  4. CSP basado en sustrato rígido
  5. Redistribución de energía de la capa de oblea (WL-CSP)

Referencias

  1. ^ "Comprensión de las tecnologías de encapsulado Flip-Chip y Chip-Scale y sus aplicaciones". Nota de aplicación 4002. Maxim Integrated Products (ahora Analog Devices). 18 de abril de 2007. Consultado el 13 de febrero de 2023 .
  2. ^ Puttlitz, Karl J.; Totta, Paul A. (6 de diciembre de 2012). Manual de interconexión de matrices de área . Springer Science+Business Media . pág. 702. ISBN. 978-1-4615-1389-6.
  3. ^ Prior, Brandon (22 de enero de 2001). "Wafer Scale Emerging". EDN . Consultado el 31 de marzo de 2016 .
  4. ^ "ASE Ramps Wafer Level CSP Production" (ASE aumenta la producción de CSP a nivel de oblea). EDN . 12 de octubre de 2001 . Consultado el 31 de marzo de 2016 .
  • Definición de JEDEC
  • Guía nórdica de embalaje de productos electrónicos, capítulo D: embalaje a escala de chip
Obtenido de "https://es.wikipedia.org/w/index.php?title=Paquete_a_escala_de_chip&oldid=1172247146"