ARM Cortex-A72

El ARM Cortex-A72 es una unidad central de procesamiento que implementa el conjunto de instrucciones ARMv8-A de 64 bits , diseñado por el centro de diseño de ARM Holdings en Austin . El Cortex-A72 es una arquitectura superscalar de decodificación fuera de orden de 3 vías . ^{[ 1 ]} Está disponible como núcleo SIP para licenciatarios, y su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo , GPU , controlador de pantalla , DSP , procesador de imágenes , etc.) en un solo chip que constituye un sistema en un chip (SoC). El Cortex-A72 se anunció en 2015 para servir como sucesor del Cortex-A57 , y fue diseñado para consumir un 20 % menos de energía u ofrecer un rendimiento un 90 % mayor. ^{[ 2 ] [ 3 ]}

• Procesador segmentado con una ejecución superscalar de 3 vías con un proceso profundamente fuera de orden y especulativo.
• Las extensiones DSP y NEON SIMD son obligatorias por núcleo.
• Unidad de punto flotante VFPv4 integrada (por núcleo)
• Compatibilidad con virtualización de hardware
• La codificación del conjunto de instrucciones Thumb-2 reduce el tamaño de los programas de 32 bits con escaso impacto en el rendimiento.
• Extensiones de seguridad de TrustZone
• Programa Trace Macrocell y CoreSight Design Kit para el seguimiento discreto de la ejecución de instrucciones.
• Caché L1 de 32  KiB de datos (asociativa por conjuntos de 2 vías) + 48  KiB de instrucciones (asociativa por conjuntos de 3 vías) por núcleo
• Controlador de caché de nivel 2 (asociativo por conjuntos de 16 vías) integrado y de baja latencia, con un tamaño configurable de 512  KB a 4  MB por clúster.
• Búfer de traducción de instrucciones L1 totalmente asociativo de 48 entradas (TLB) con soporte nativo para tamaños de página de 4  KiB, 64  KiB y 1 MB. 
• TLB de datos L1 totalmente asociativa de 32 entradas con soporte nativo para tamaños de página de 4  KiB, 64  KiB y 1 MB. 
  • TLB L2 unificada de 1024 entradas por núcleo, asociativa por conjuntos de 4 vías, compatible con hit-under-miss
• Algoritmo sofisticado de predicción de ramificaciones que aumenta significativamente el rendimiento y reduce la energía derivada de predicciones erróneas y especulaciones.
• Etiqueta IC temprana: caché L1 de 3 vías con alimentación de mapeo directo*
• Etiquetado regionalizado de TLB y μBTB
• Optimizaciones de rama-objetivo de pequeño desplazamiento
• Supresión de accesos superfluos al predictor de ramificaciones

• Sistema en un chip Broadcom BCM2711 con cuatro núcleos A72. Se utiliza en la Raspberry Pi 4. ^{[ 4 ]}
• Qualcomm Snapdragon 650, 652 y 653
• NXP i.MX8, Layerscape LS1026A/LS1046A, LS2044A/LS2084A, LS2048A/LS2088A, LX2160A/LX2120A/LX2080A, LS1028A
• Familia de procesadores SoC Jacinto 7 de Texas Instruments para los sectores automotriz e industrial.
• Rockchip RK3399, RK3576
• Gravitón de AWS

• ARM Cortex-A57 , predecesor
• ARM Cortex-A73 , sucesor
• Comparación de núcleos ARMv8-A , familia ARMv8

• Sitio web oficial
• Manuales de referencia técnica de ARM Cortex-A72