Hispanopedia Wiki
Articulo de referencia

V850

V850 es una arquitectura de CPU RISC de 32 bits producida por Renesas Electronics para microcontroladores integrados . Fue diseñada por NEC como reemplazo de su familia NEC V60 ...

Hispanopedia WikiContenido en espanolLectura gratuita

V850 es una arquitectura de CPU RISC de 32 bits producida por Renesas Electronics para microcontroladores integrados . Fue diseñada por NEC como reemplazo de su familia NEC V60 anterior y se presentó poco antes de que NEC vendiera sus diseños a Renesas a principios de la década de 1990. Renesas ha seguido desarrollándolo hasta 2018 . [actualizar]

La arquitectura V850 es una arquitectura de carga/almacenamiento con 32 registros de propósito general de 32 bits . Cuenta con un conjunto de instrucciones comprimido con las instrucciones más utilizadas asignadas a medias palabras de 16 bits.

Diseñado para su uso en sistemas de consumo de energía ultrabajo , como los que utilizan 0,5 mW/ MIPS , el V850 se ha utilizado ampliamente en una variedad de aplicaciones, incluidas unidades de disco óptico , unidades de disco duro , teléfonos móviles , audio para automóviles y compresores inversores para aires acondicionados . Hoy en día, las microarquitecturas se centran principalmente en el alto rendimiento y la alta confiabilidad, como el mecanismo redundante de doble bloqueo para la industria automotriz ; y las familias V850 y RH850 se utilizan ampliamente en automóviles.

Los microcontroladores V850/RH850 también se utilizan de forma destacada en marcas de automóviles no japonesas, como Chevrolet, Chrysler, Dodge, Ford, Hyundai, Jeep, Kia, Opel, Range Rover, Renault y Volkswagen Group.

Descripción general

El V850 es el nombre comercial de una arquitectura de CPU RISC de 32 bits para microcontroladores integrados de Renesas Electronics Corporation . Fue desarrollado y fabricado originalmente por NEC Corporation a principios de los años 1990 [1] [2] (la marca de copyright del microcódigo en el paquete muestra 1991) como una rama de la serie V800 [3] : 97, PDF103  y todavía se encuentra en desarrollo en la actualidad. [4]

Su arquitectura base ha sido reemplazada por las variantes de la familia V850, denominadas V850E, V850E1, V850ES, [5] V850E1F, V850E2, V850E2M, V850E2S y los núcleos de CPU de la familia RH850 (V850E2M, V850E2S y V850E3).

Hay muchos compiladores y depuradores disponibles de varios proveedores de herramientas de desarrollo .

Los sistemas operativos en tiempo real son proporcionados por proveedores de compiladores.

Muchos proveedores ofrecen emuladores en circuito (ICE). Están disponibles los tipos basados ​​en pod que ya han demostrado su eficacia: la interfaz N-Wire basada en JTAG con el tipo N-trace y la interfaz Nexus con el tipo Aurora Trace.

Sistemas de aplicación

Sony Optiarc  AD‑7240S utiliza un SoC basado en el núcleo V850ES; SCOMBO 8 en un paquete de múltiples chips (MC-10045)
μPD70F3017GC-25; V850/SA1 marcado como "EL4" en Quantum  Fireball EL51A881
El teléfono móvil de NEC, N504iS, utiliza SoC; basado en V850E, la única CPU que tiene
Unidad principal de audio para automóvil integrada de fábrica en el tablero del Toyota Camry
Tarjeta de expansión USB 3.0 para PCIe que utiliza CPU Renesas V850 basada en LSI

El primer núcleo de CPU V850 se utilizó en muchas unidades de DVD fabricadas por NEC y Optiarc de Sony (más tarde propiedad absoluta de Sony). [6] [7] La ​​propia NEC Electronics (actualmente Renesas Electronics ) desarrolló intensivamente productos estándar específicos de la aplicación (ASSP) para las unidades de disco óptico de la serie SCOMBO . [8] [9] Esta primera generación de núcleo de procesador también se utilizó para unidades de disco duro fabricadas por Quantum Corporation (ver foto).

En 1997, la línea de productos V850/xxn comenzó con el V850/SA1 [10] y el V850/SV1 [11] y expandió su aplicación a productos de potencia ultra baja como " videocámaras manuales ". Tiene un amplificador oscilador interno principal y secundario que funciona de 1,8 V a 3,6 V con un resonador de cristal o cerámica externo . [10] El modo STOP de software, cuyo temporizador de reloj interno funciona con un suboscilador de 32,768 kHz, normalmente consume solo 8 μA de corriente eléctrica . [12] [13] En 1998, NEC lanzó el V850/SB1, [14] con controlador IEBus , para audio de automóviles, un producto de 5 V de potencia ultra baja (3,6 mW a 5 V/MIPS) y ruido ultra bajo ( EMI /EMS). [15] El V850/SC1 [16] también estaba destinado al audio del automóvil. [17] Estas expansiones estratégicas de la línea de productos lograron aumentar el número de dispositivos vendidos.

Esta primera generación del núcleo V850 también se utiliza en algunos teléfonos móviles NEC. [18] También se utiliza en las CPU de host programables de algunos dispositivos móviles GSM / GPRS de formato pequeño con módulos de módem GPS integrados . [19]

En la siguiente fase, NEC apuntó a la industria automotriz con un controlador de bus CAN basado en el V850, [20] como el V850/SF1. [21] Más tarde, la industria automotriz se convirtió en el objetivo principal del V850 y RH850.

El núcleo V850E estaba destinado a aplicaciones de sistema en un chip (SoC) así como a productos estándar, [22] [23] y se utilizó para algunos teléfonos móviles domésticos japoneses , incluidos los de Sony Mobile y NEC. [24] [25] [26] [27] [28] V850E y V850ES también se utilizan en compresores inversores de aire acondicionado . [29] [30] [31] [32] En esta etapa, otro mercado masivo era su uso en audio para automóviles. [33] El núcleo V850ES tuvo éxito en la línea de productos integrados de bajo consumo, [34] y es compatible con ISA con el V850E. NEC Electronics (actualmente, Renesas Electronics) adoptó el núcleo de CPU V850 para sus controladores USB 3.0. [35] : 11 

Alrededor de 2005, varias empresas iniciaron un estudio de viabilidad para el controlador FlexRay en la plataforma V850E. Yokogawa Digital Computer (actualmente DTS INSIGHT) desarrolló una placa de evaluación denominada GT200 con un V850E/IA1 y una matriz de puertas programables en campo (FPGA), que emplea el controlador FlexRay desarrollado por Bosch . [36] : 78, PDF80 

El núcleo V850E2 estaba destinado principalmente al área automovilística, [37] pero también se utilizó para los teléfonos móviles de NEC. [38]

La línea de la familia V850 (basada en los núcleos V850E, V850ES y V850E2) y la familia Renesas RH850 (basada en el núcleo V850E3, a partir de 2018) se emplean principalmente en aplicaciones automotrices, así como en conectividad entre equipos y unidades de microcontroladores (MCU) específicas para control de motores. [39] [40]

Estrategia de marca

El V850 es una marca no registrada , pero no está registrada . [41] NEC solicitó en una ocasión el registro de una marca en la Oficina de Patentes de Japón , pero fue rechazado, [42] [43] ya que era una extensión natural del número de serie. Sin embargo, esta acción ha sido suficiente para evitar que otras personas u organizaciones lo registren como marca. Además, Renesas ha estado utilizando la marca de tipo V850X/xxn, como V850E/MA1, durante más de 20 años, porque la combinación de un carácter alfabético con dos caracteres numéricos no se puede conceder como marca registrada. Por lo tanto, es libre de utilizar sin registro.

Una excepción es V850E/PHO3 (PHOENIX 3 o PHOENIX-FS). [44] : 3  [45] : 33  Otro uso de PHOENIX 3 por parte de Renesas Electronics es el COOL PHOENIX 3, que emplea el núcleo ARM Cortex-M0. [46] PHOENIX 3 es una marca registrada de 3DO Company como USPTO Reg. 2,009,119. [47]

Según la documentación actual de Renesas Electronics, al menos las siguientes cadenas se consideran su marca registrada: "Serie V800", "Familia V850", "V850/SA1", "V850/SB1", "V850/SB2", "V850/SF1", "V850/SV1", "V850E/MA1", "V850E/MA2", "V850E/IA1", "V850E/IA2", "V850E/MS1", "V850E/MS2", "V851", "V852", "V853", "V854", "V850", "V850E" y "V850ES". [41] [48]

Como la marca registrada V850 se ha utilizado durante más de 20 años, la mayoría de las personas no saben que la familia RH850 se basa en una extensión de la arquitectura del conjunto de instrucciones V850 y tiene compatibilidad con versiones anteriores de V850, V850E, V850ES y V850E2. Por lo tanto, se considera que el RH850 no tiene la compatibilidad con el software heredado del V850. [49] [50]

Metodología de desarrollo

V810 montado en la placa aceleradora de juegos PC-FXGA (en japonés) [51] . Marcado como "©NEC 1991".
Nintendo Virtual Boy utilizó una V810 personalizada. El paquete de 2 de 14 x 20 mm (a la izquierda) está marcado "©NEC '91, '93".

Debido a que la familia V850 [48] : 16  fue desarrollada como una rama de la serie V800, [3] : 97, PDF103  la arquitectura básica de la CPU se hereda del V810. [52] La arquitectura del conjunto de instrucciones del primer V850 se modifica drásticamente con respecto a la del V810, pero la diferencia está dentro de un nivel de parche desde el punto de vista de la Colección de compiladores GNU. [53] El propósito principal de este cambio es implementar la aritmética de saturación a pedido de los clientes.

Una CPU v833, una revisión compatible con pines de la CPU v832. [54] [55] Este microprocesador se utilizó en sistemas de navegación para automóviles durante la década de 2000, fabricado principalmente por Pioneer Corporation y Alpine Electronics .

La metodología de diseño detallada del V810 se describe en esta revista. [56] El V850 utiliza estos recursos de diseño; pero la lógica de la ruta de datos se cambió de lógica dinámica a lógica estática, para permitir el modo de operación de frecuencia de reloj en tiempo real de 32,768 kHz .

El diseño de la arquitectura de la CPU a nivel de transferencia de registros del V810 se desarrolló con el lenguaje de descripción funcional (FDL) [57] [58] [59] en el software Falcon Simulator, que son las herramientas CAD internas de NEC . Esta metodología es la misma que se utilizó para el NEC V60 . [60] A fines de la década de 1980, el Verilog HDL aún no había sido adquirido por Cadence Design Systems . [61] El FDL se había utilizado hasta mediados de la década de 2000, y también se utilizó para el desarrollo de la supercomputadora de NEC llamada Earth Simulator . [62]

La diferencia con V60 es que el diagrama del circuito se escribió con un editor esquemático , no de Calma sino de Mentor Graphics , llamado NETED, [63] una parte del producto Design Architect [64] [65] en la estación de trabajo de Apollo Computer , que era el principal editor esquemático en ese momento. [66] Permitió a los diseñadores generar listas de conexiones , como EDIF y SPICE , para programas LVS como los productos Dracula de Cadence y la lista de conexiones Zycad interna de NEC para simulación lógica . Más tarde, este diagrama de circuito de NETED pudo generar una lista de conexiones Verilog HDL a nivel de puerta para V850.

La mayor parte de la lista de conexiones FDL de nivel de transferencia de registros se tradujo al esquema de nivel de compuerta de forma manual, porque la síntesis lógica aún no era práctica. El FDL se dividió con precisión en ruta de datos y lógica aleatoria. Para la parte de la ruta de datos, el diagrama de circuito de nivel de compuerta permitió la repetición manual de ilustraciones . Por otro lado, para la parte de lógica aleatoria, se intentó la síntesis lógica para generar el esquema de nivel de compuerta, pero solo fue alrededor del 10% del circuito total.

Además, la verificación formal tampoco era todavía práctica, lo que significaba que se requería una prueba de regresión completa mediante simulación lógica dinámica para la lista de conexiones a nivel de compuerta para compararla con la RTL. Para la simulación lógica a nivel de compuerta, se solía utilizar la herramienta CAD interna V-SIM de NEC. [67] Pero a veces se utilizaba un emulador de hardware , como el acelerador de simulación Zycad LE, [68] para este propósito. (Consulte:. [69] : 13  En este material, se compara el rendimiento de Zycad LE con el HAL de NEC, pero la década de diseño inicial difiere. [70] )

Arquitectura

Arquitectura básica

La base del V810 y V850 tiene una arquitectura de carga/almacenamiento basada en registros de propósito general típica . [71] : 4  Hay 32 registros de propósito general de 32 bits. El registro 0 (R0) está fijado como el Registro Cero que siempre contiene cero. En el V850, R30 es usado implícitamente por las instrucciones y . Las instrucciones de carga/almacenamiento de formato corto de 16 bits usan puntero de elemento (ep) , donde el modo de direccionamiento comprende el registro de dirección base ep y los desplazamientos de operandos inmediatos. En las microarquitecturas V850E o posteriores , R3 es usado implícitamente por ; creación de marco de pila de llamadas ; y instrucciones de desenrollado, como un puntero de pila . Las convenciones de llamada de los compiladores también usan R3 como puntero de pila. sldsstPREPARE/DISPOSE

El V850 original tiene una arquitectura de pipeline simple de 5 etapas con 1 paso de reloj . [48] : 114–126  Esta es una característica significativa de las computadoras con conjunto de instrucciones reducidas (RISC). Pero el tamaño del código objeto es aproximadamente la mitad del del MIPS R3000 , [71] : 5  porque el V810 y el V850 adoptaron formatos de instrucciones de longitud de forma de 2 vías de 16 bits y 32 bits, respectivamente, [48] : 38–40  [71] : 17  [72] : 29–30  y la mayoría de las instrucciones utilizadas con frecuencia se asignan a una media palabra de 16 bits. En otras palabras, un ancho de bus externo de 16 bits es suficiente para proporcionar instrucciones de forma continua sin estancamiento del pipeline, lo que permite un bajo consumo de energía en la placa de aplicación y es adecuado para equipos móviles. Este concepto es similar a las arquitecturas de conjunto de instrucciones SH , ARM Thumb y MIPS16 de Renesas (anteriormente, Hitachi) . [73] : 4 

Además, el conjunto de instrucciones se implementa cuidadosamente. Por ejemplo, para ejecutar una llamada de función con una instrucción Jump and (Register) Link, [48] : 61  [71] : 20  [72] : 64  que guarda el siguiente contador de programa (PC) en un registro (fijado a R31 en V810), es también una de las técnicas RISC para reducir el número de instrucciones. El retorno de la función se puede lograr mediante la instrucción jmp [Rn]( jmp [R31]en V810). [48] : 61  [71] : 23  [72] : 65  Los procesadores CISC típicos usan instrucciones de llamada y retorno y empujan el siguiente PC en su área de memoria de pila .

Pero el V810 y el V850 tienen algunas diferencias de microarquitectura. El V810 adopta un método de operación de microprograma para algunas instrucciones, como operaciones aritméticas de punto flotante y de cadenas de bits , mientras que el V850 utiliza un método de control cableado al cien por cien . Como resultado, por ejemplo, el primer V850 no tiene conjuntos de instrucciones de aritmética de punto flotante y manipulación de bits , incluido el "encontrar el primer uno/cero" (buscar 1/0; SCH1x/ SCH0x) , excepto "establecer/borrar/negar un bit" ( SET1/ CLR1/ NOT1). Esos conjuntos de instrucciones ampliados se recuperan en las extensiones V850E2x.

Aunque la serie V800 adopta una arquitectura de conjunto de instrucciones RISC, su lenguaje ensamblador es fácil de codificar manualmente . Adoptan una arquitectura de carga/almacenamiento sencilla. [71] : 4  Además, se implementa el mecanismo de " interbloqueo ", tanto para los peligros de datos como para los peligros de bifurcación : [71] : 33–35  en otras palabras, un programador de lenguaje ensamblador no necesita considerar ninguna ranura de retardo . 32 Los registros de propósito general brindan flexibilidad para los usuarios del lenguaje ensamblador. Se facilita una mezcla de códigos ensamblados a mano y códigos compilados en lenguaje C mediante el uso de opciones del compilador, como " -mno-app-regs" en la Colección de compiladores Gnu . [74]

La INinstrucción del V810, que permite la carga sin signo desde E/S asignada a la memoria , fue eliminada de los primeros V850. [71] : 22  [72] : 63 

Se encuentran disponibles discusiones detalladas en algunas revistas antiguas. [75] [76]

Extensiones del conjunto de instrucciones

La serie V850 agregó muchas extensiones de conjuntos de instrucciones, pero todas las extensiones tienen compatibilidad con versiones anteriores . [77] Por lo tanto, los activos de software binarios antiguos funcionan en los nuevos núcleos.

La primera generación del V850 no tiene instrucciones de carga sin signo , que se habían eliminado del V810 (donde se implementó con IN.Hy IN.B). Luego, en la serie V850E (V850E1) de segunda generación, se agregó nuevamente dicha funcionalidad sin signo (con LD.HUy LD.BU). Además, el V850E tiene otras extensiones " CISCy " fáciles de usar, como call table, switch, y prepare/dispose. [78] : 217 

En 1996, se anunció el V853 como el primer microcontrolador RISC de 32 bits con memoria flash integrada . [79] Pero su número máximo de ciclos de "borrado y escritura" era 16. [80] : 37 

En 1998, NEC comenzó a expandir estratégicamente la línea de productos V850 hacia negocios de productos estándar específicos de la aplicación (ASSP), circuitos integrados específicos de la aplicación (ASIC) y sistemas en un chip (SoC). [81]

En 2001, NEC lanzó el núcleo V850ES, que es una serie de consumo ultrabajo, pero es compatible con ISA con el V850E. [82]

Alrededor de 2001, el núcleo IP de aceleración de Java para el V850 parecía proporcionarse a algunos clientes como SoC, [83] pero solo se encuentra información detallada en algunas patentes. [84] [85]

En 2005, NEC Electronics presentó el núcleo V850E2 como la línea de productos V850E2/ME3 con arquitectura superescalar . [86]

En 2009, NEC Electronics presentó el V850E2M como núcleo dual con 2,56 MIPS/MHz y 1,5 mW/MIPS. [87]

En 2011, Renesas divulgó la extensión SIMD para el V850 como V850E2H. [77] [88] En cuanto a la extensión SIMD, se realizaron algunos estudios académicos. [89] Pero la documentación arquitectónica para esta última línea de productos se divulga solo a los clientes automotrices; no se puede encontrar en el sitio web de Renesas. [90] Su nombre parece haber sido cambiado a V850E3 o G3H. La única forma de saber sobre su conjunto de instrucciones es realizar ingeniería inversa con GNU Compiler Collection .

Consumo de energía

La arquitectura original de la CPU V810 y V850 está diseñada para aplicaciones de consumo energético ultrabaja.

El V810 se describe en detalle en algunas revistas. [91] [92]

Según la documentación de Renesas, el consumo de energía de la implementación V850ES/Jx3-L es aproximadamente el 70% del ARM Cortex-M3. [5] : 14, 15 

El V810 fue uno de los microcontroladores de 32 bits de menor consumo de energía de principios de los años 90. Funciona a un rango de 2,2 V a 5,5 V con un proceso de fabricación de 5 V 0,8 μm (CZ4). [93] Medida con Dhrystone MIPS, la disipación de potencia es de 500 mW a 15 MIPS y 40 mW a 6 MIPS, a 5 V y 2,2 V, respectivamente. Esta especificación se puede lograr tanto mediante una arquitectura de conjunto de instrucciones bien pensada como mediante una microarquitectura de pipeline de 5 etapas con 1 paso de reloj ajustada con precisión, ambas ventajas de una arquitectura RISC simplificada.

Esta arquitectura de consumo ultrabajo fue reemplazada por la línea de productos V850/Sxn, que todavía se produce en masa después de 20 años. La mayoría de los chips mejorados se producen utilizando un proceso de fabricación de 3,3 V, 0,35 μm (UC1), donde el núcleo de la CPU está ajustado con precisión para funcionar de 1,8 V a 3,6 V, trabajando a 32,768 kHz (suboscilador) a 16,78 MHz (oscilador principal) con un amplificador de oscilador interno más un resonador externo (de cristal o cerámico). [10] Su disipación de potencia es de 2,7 mW/MIPS a 3,3 V cuando se fabrica con un proceso de fabricación de 0,35 μm (UC1) , y de 3,6 mW/MIPS a 5 V con un proceso de fabricación de 0,35 μm (CZ6). El modo de espera "Software STOP" para la versión ROM de máscara de V850/SA1, cuyo temporizador de reloj interno opera a 3,3 V con un suboscilador de 32,768 kHz (I DD6 ), consume típicamente solo 8 μA de corriente eléctrica. El modo de operación normal de subreloj a 3,3 V con 32,768 kHz consume 40 μA típicamente, 140 μA como máximo. (I DD5 ) [94] : 440, IDD5  [13] Su corriente de operación típica de CPU de 1,8 V a 32,768 kHz podría ser de 22 μA (40 μA ÷ 3,3 V × 1,8 V), donde la disipación de energía debería ser de 40 μW. Corresponde a 1,0 mW/MIPS (40 μW ÷ 0,032768 MHz ÷ 1,15 DMIPS/MHz ÷ 1000).
La línea de productos V850/Sxn también está optimizada para un bajo nivel de ruido, tanto con EMI como con EMS . Los V850/SB1 y SB2 están especialmente optimizados para un bajo nivel de ruido EMI con un regulador de voltaje interno de 5 V, lo que facilita una alta sensibilidad en la recepción de RF para radios de automóviles. [95] : 41–44 

En 2011, NEC lanzó la serie de microarquitectura de 3.ª generación V850ES de potencia ultra baja, que alcanza 1,43 mW/MIPS en un rango de voltaje operativo de 2,2 V a 2,7 V, [82] pero esta primera implementación de la microarquitectura V850ES parece estar incompleta en comparación con generaciones posteriores de la misma arquitectura. Su modo de espera "Sub-IDLE" para la versión ROM de máscara de V850ES/SA2 y V850ES/SA3, cuyo RTC interno opera a 2,5 V con un suboscilador de 32,768 kHz (I DD6 ), consume típicamente solo 5 μA de corriente eléctrica. Pero, el modo de operación normal Subclock a 2,5 V con 32,768 kHz consume típicamente 40 μA, 100 μA como máximo. [96] : 509  Su corriente de funcionamiento típica de CPU de 2,2 V a 32,768 kHz podría ser de 31 μA (40 μA ÷ 2,5 V × 2,2 V), donde la disipación de potencia debería ser de 68 μW. Esto es aproximadamente 1,7 veces la de V850/SA1. Corresponde a 1,6 mW/MIPS (68 μW ÷ 0,032768 MHz ÷ 1,3 DMIPS/MHz ÷ 1000).

La línea de productos V850ES/JG3-L tiene variantes de potencia ultrabaja, los μPD70F3792, 793 y los μPD70F3841, 842. Pueden funcionar desde 2,0 V hasta 3,6 V con una corriente eléctrica típica de 18 μA a 32,768 kHz, [97] : 1002, 1041  que debería ser 22 μW a 2,0 V (18 μA × 2,0 V ÷ 3,3 V × 2,0 V). Esto corresponde a 0,52 mW/MIPS (22 μW ÷ 0,032768 MHz ÷ 1,3 DMIPS/MHz ÷ 1000). Además, su consumo de energía en modo inactivo de subreloj, con temporizador de reloj, debería ser típicamente 3,4 μW a 1,8 V (3,5 μA ÷ 3,3 V × 1,8 V × 1,8 V). [97] : 1002, 1041 

El consumo de energía del núcleo NA85E2 (V850E2) es mucho mayor en comparación con el núcleo NU85E (V850E1) que utiliza el mismo proceso de fabricación CB-12L (UX4L) [93] [98] . La razón es que el núcleo V850E2x tiene un bus de precarga de instrucciones de 128 bits y más de una cola de precarga de instrucciones , [99] : 16  mientras que la longitud de instrucción promedio de la serie V800 es de 16 bits. [71] : 17  Esto significa que se pueden obtener 16 instrucciones de la memoria a la vez, y los circuitos de memoria y precarga duermen durante 3 a 7 ciclos para la arquitectura superescalar de doble canalización . Esta brecha amplía las diferencias de amplitud de la corriente eléctrica. Además, la corriente eléctrica pico excede las tolerancias para los estabilizadores de voltaje de los dispositivos móviles . En cuanto al núcleo de CPU V850E2M, se presenta públicamente como 1,5 mW/MIPS, 3 veces más que las generaciones anteriores, aunque debería poder aprovechar las nuevas tecnologías de procesos de fabricación . [87] Algunos equipos móviles evitan el uso de ejecución de doble instrucción ( superescalar de doble canalización ), adoptando la configuración de ejecución de instrucción única (canalización única) para reducir las diferencias de amplitud de corriente eléctrica.

Tabla de códigos de operación de instrucciones

Cada tabla de opcode (código de operación) proviene del Manual del usuario: Arquitectura (consulte los enlaces externos).

V810 (obsoleto)

  • Códigos de operación del primer mapa
Todos los códigos de operación de la operación de control cableado están contenidos dentro de la primera media palabra de 16 bits de una instrucción, desde el bit más significativo (MSB). Una estructura de ROM de profundidad de 64 palabras con una tabla de códigos de condición de bifurcación es suficiente para decodificar hardware . Si se requiere un operando literal de 16 bits , se ubica en la segunda media palabra. Las operaciones de control de microprograma, las cadenas de bits y las instrucciones aritméticas de punto flotante también se ubican en la segunda media palabra de 16 bits. Como resultado, todas las instrucciones tienen una longitud de formato bidireccional de 16 y 32 bits. La E/S mapeada en memoria de formato de carga sin signo se implementa como Ininstrucción. Las instrucciones aritméticas y lógicas no son completamente, sino relativamente, ortogonales .
El V810 no tiene instrucciones aritméticas de saturación, pero una instrucción adicional en formato II, como SATla que verifica los indicadores ( Overflow, Sign, Zero, y Half-word) y reescribe el registro especificado, podría ser suficiente tanto para operaciones aritméticas con y sin signo, como para operaciones aritméticas de palabra y media palabra.
NOPes un alias de Non-BR.

V850 (1.ª generación)

NOPes un alias de MOV R0,R0.

V850E/E1/ES

† NOPes un alias de MOV R0,R0.

Lista de losSerie V800Núcleos de CPU

[101] [105] [110] [111] [1] [103] [53] [107] [108] [ 109] [112] [116]

Soluciones SoC

Núcleos IP de SoC

En 1998, NEC comenzó a proporcionar la familia V850 como núcleo ASIC , para expandir su negocio de ASIC. [117] Además, tanto el núcleo de CPU V850E1 llamado Nx85E [118] [119] como el núcleo de CPU V850E2 llamado Nx85E2, [120] también se utilizan para expandir su negocio de productos ASIC.
Varios SoC utilizan este núcleo. En 2003, por ejemplo, Dotcast, Inc. utilizó el núcleo NU85E para un receptor decodificador de transmisión de datos digitales basado en el método de video dNTSC (datos en NTSC [121] ). Este núcleo está fabricado con tecnología de proceso de metal de 5 capas CB-10 de 0,25 μm. [122] : 9–10 

El núcleo NA85E2C, que se desarrolló utilizando un proceso de fabricación CB-12L (UX4L) de 1,5 V y 150 nm, [93] [98] tiene muchas erratas (apéndice de 4 páginas en el manual de arquitectura preliminar, [123] : 230-233  más un documento de restricciones adicional de 7 páginas [124] ), pero eso no parece importar, porque se trata de un producto con una larga vida útil.

NEC también amplió la producción de un núcleo utilizando un proceso de fabricación CB-130 (UX5) de 130 nm, [93] IC basado en celdas. [125] [126]

El núcleo IP de Synopsys DesignWare para V850E se anunció una vez, [127] pero se ha interrumpido el soporte. [128]

Sistemas de prototipado FPGA para SoC

Los sistemas de creación de prototipos FPGA para los SoC basados ​​en núcleos V850E1, V850E2 y V850E2M se desarrollaron intensivamente para expandir el negocio de los SoC. Comprendían una placa LSI (TEG o Test Element Group) de núcleo de CPU V850 y complementos FPGA. La mayoría de los productos SoC eran para equipos móviles, porque la disipación de energía de la arquitectura RISC de la serie V800 original era mucho menor en comparación con la CISC . [1] [5] [103] Es similar a la arquitectura ARM que se usa ampliamente para dispositivos móviles.

  • Renesas (NEC): COREBEST (2001) [139] [140] [141]
  • Renesas (NEC): Microssp (2006) [115]
  • Renesas (NEC): Emulador híbrido (2007) [142]
  • Renesas (NEC): Junta de evaluación de PFESiP EP1 (2008) [143]
  • Renesas (NEC): Placa de evaluación PFESiP EP1 Lite (2008) [144]
  • Renesas (NEC): Placa de evaluación PFESiP EP3 (2010): núcleo de CPU V850E2M, funcionamiento a 266 MHz como máximo [145]
  • Xylon: lógicaBRICS [146] [147]

Confusión estratégica

Entre 2011 y 2014, Renesas Electronics amplió considerablemente la línea de productos V850E2, [148] [149] pero esta expansión acelerada generó mucha confusión. Por ejemplo, a partir de 2018, algunos han solicitado que los productos V850E2/xxn se reemplacen por los RH850/xnx. [150]

Además, en 2012 Renesas comenzó a promover intensamente la migración de las líneas de productos V850ES/Jx3 de diez años de antigüedad a las recién producidas V850E2/Jx4, como para aplicaciones Ethernet y USB, [151] [152] pero los productos más nuevos no aparecen en su sitio web, a partir de 2018. [39]

Actualmente , Renesas Electronics está diseñando un sistema "dual" "lockstep", pero su predecesor NEC V60-V80 tenía un mecanismo lockstep "múltiple modular" llamado FRM, [ 153] ya sea con retroceso por "reintento" o con avance por "excepción" para cada instrucción de falla detectada .

Además, el NEC V60-V80 tiene varias implementaciones de versiones de productos de puerto UNIX System V , una de las cuales es "UNIX RX/UX-832 en tiempo real" [154] (aquí, 832 representa el μPD70832 (V80), no V832). Su implementación multiprocesador se llama MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems), que puede operar un máximo de 8 procesadores simultáneamente, y su mecanismo de sincronización era configurable dinámicamente. [155]

En 2001, tanto NEC Corporation como Synopsys, Inc. anunciaron que habían acordado promover el V850E como núcleo de IP de DesignWare. [127] [128] Pero a partir de 2018, el V850E no figura en las bibliotecas de DesignWare. [156]

Lucent Technologies y Texas Instruments alguna vez licenciaron los núcleos SoC V850 y V850E, respectivamente, [157] [158] [159] [160] pero esos dispositivos no se pueden encontrar.

En 2006, Metrowerks desarrolló el compilador CodeWarrior para el V850, que fue uno de los principales compiladores para el V850, [161] pero alrededor de 2010, discontinuaron el soporte.

También en 2006, NEC no dio ninguna hoja de ruta para la familia V850 como núcleos SoC. [115] El núcleo V850E2, desarrollado en 2004, fue descrito como el último y mejor núcleo para aplicaciones SoC. Sin embargo, NEC introdujo ARM9 (arm v5) y ARM11 (arm v6), especialmente para equipos móviles. Esta decisión redujo repentinamente el beneficio neto de los dispositivos LSI, debido a las regalías por usar ARM, y por lo tanto la competencia de precios con otros proveedores de SoC ARM. Los ingresos por ventas de "soluciones totales V850", como herramientas de desarrollo, SO en tiempo real, paquetes de middleware y emuladores en circuito, también disminuyeron. El número de dispositivos V850 vendidos también disminuyó repentinamente, porque los fabricantes de equipos móviles eran los principales clientes de los núcleos V850E1 y V850E2 en ese momento. [162]

En 2008, KMC (Kyoto Mictocomputer), uno de los principales y primeros proveedores de emuladores en circuito para la familia V850, anunció la actualización de "exeGCC" de la versión 3 a la versión 4, [163] pero excluyó al V850 de esta lista de actualizaciones, a la que se añadieron PowerPC y ARM v7. KMC eligió SH-4A y ARM v7, en lugar de V850 y RH850, [164] aunque había estado trabajando estrechamente con NEC y Renesas Electronics. [161]

Los núcleos de CPU V850 ejecutan uClinux , [165] pero el 9 de octubre de 2008, el soporte del kernel de Linux para el V850 se eliminó en la revisión 2.6.27., [166] porque NEC detuvo su mantenimiento. [167] [168] [169] La persona a cargo del mantenimiento del kernel de Linux V850 fue trasladada de NEC a Renesas por su fusión, pero su nuevo trabajo fue el diseño del compilador y nunca regresó al mantenimiento del kernel de Linux. [170] Esta decisión corporativa impidió la posibilidad de portar a Android . [171] A partir de 2018, Renesas Electronics centra principalmente el soporte del kernel de Linux en los procesadores SH3/SH4 y M32R. [172] [173] [174] [175] [176]

Soluciones de software de destino

Bibliotecas

Está disponible la rutina de inicio en tiempo de ejecución C ( crt0.S ) para la última microarquitectura v850e3v5. [178] [179] [180]

Sistemas operativos

Los sistemas operativos V850 son en su mayoría en tiempo real .

Algunos sistemas operativos requieren una unidad de protección de memoria (MPU) para dividir tareas (o subprocesos ) estrictamente por razones de confiabilidad y seguridad. En tales casos, se requiere la microarquitectura v850e2v3 (Gen. 3) o superior.

Sistema operativo en tiempo real basado en ITRON

ITRON es una especificación estándar abierta de sistemas operativos en tiempo real (RTOS), que es importante en Japón. Su especificación se define bajo la dirección de Ken Sakamura , como parte del proyecto TRON , en el que las iniciales I significan "Industrial". Debido a que la especificación ITRON define solo la interfaz y el esqueleto, cada proveedor tiene su propia implementación.

  • Renesas:
    • Sistema operativo en tiempo real RI850MP para V850E2M de doble núcleo [184]
    • RI850V4 V2 Sistema operativo en tiempo real para la familia RH850 [185]
    • RI850V4 V1 Sistema operativo en tiempo real para la familia V850 [186]
→ En 2003, en la versión 1.3, se corrigió el error de la pieza dedicada al V850. [187]
→ Historial de actualizaciones del kernel [188]

Sistema operativo en tiempo real compatible con AUTOSAR, OSEK/VDX

AUTOSAR es una arquitectura de sistemas abiertos de sistemas operativos para la industria automotriz . Su propósito es estandarizar las unidades de control electrónico (ECU) para motores de automóviles . AUTOSAR es una especificación compatible con OSEK/VDX , que también es un consorcio alemán establecido en 1993.

En Japón, esta investigación se inició en 2006, como un proyecto conjunto de JAIST y DENSO . Renesas Electronics se unió a este proyecto en 2009. [193] Debido a que los procesadores RH850 y V850 actuales están destinados principalmente a la industria automotriz, es un producto estratégico de Renesas Electronics. Sin embargo, su documentación solo está disponible en japonés, ya que su principal cliente es Toyota Motor Corporation .

  • Renesas: RV850 (los documentos están sólo en japonés) [194]
  • ETAS GmbH: RTA-OS RH850/GHS , [195] RTA-OSEK V850E/GHS [196]
  • Mentor Graphics (anteriormente Accelerated Technology, Inc.): Núcleo OSEK [197]
  • HighTec EDV-Systeme GmbH: Sistema operativo de seguridad EB tresos [198]
  • Proyecto Toppers: TOPPERS/AUTOSAR de código abierto [199]
  • eSOL: Perfil AUTOSAR de eMCOS [200]

Otros sistemas operativos en tiempo real

  • SEGADOR
    • embOS V850 NEC , embOS V850 Green Hills , embOS V850 IAR [207] [208] [209]
  • Sistemas de Wind River :
    • VxWorks : Portado a principios de los años 1990. [210]
      Se afirma que el IDE Tornado con licencia MP se vendió a través de NEC en 2000, actualmente Renesas. [211]

Linux

El 9 de octubre de 2008, el soporte del kernel de Linux para V850 fue eliminado en la revisión 2.6.27, [166] impidiendo la posibilidad de portar Android . [171]

Paquetes de middleware

Varios proveedores ofrecen diversos softwares de aplicación de middleware .

  • Renesas: Control de tarjeta de memoria SD [214]

Herramientas de desarrollo de software

Compiladores y ensambladores

La mayoría de los compiladores, tanto de la familia V850 como de la familia RH850, son exactamente el mismo producto, y los objetivos ISA extendidos se controlan mediante opciones de línea de comandos. [215] [216]

Los compiladores para la familia V850 y la familia RH850 incluyen:

  • La colección de compiladores GNU (el nombre sigue siendo v850 para RH850) [217] desarrolló ambos:
    • por " Red Hat, Inc. " (anteriormente " Cygnus Solutions ") como parte del kit de desarrolladores de GNUPro [218]
    • por "KMC (Kyoto Micro Computer)" como parte del exeGCC [161] [219] [220]
    • por "CyberTHOR Studios, Ltd.": Se pueden descargar binarios gratuitos precompilados mediante registro. [221]
  • Renesas:
    • Paquete de compilador C para la familia V850 [222]
      • Compilador CA850 C para V850E1 y V850ES (v850e1 y/o v850es, también conocido como Gen. 1) [223]
      • Compilador CX C para V850E2M y V850E2S (v850e2v3, también conocido como Gen. 3)
    • Paquete de software para V850 [SP850] para V850E2 (v850e2(v2), también conocido como Gen. 2) [224]
    • Paquete compilador C CC-RH para G3, G3K(H), G3M(H) [225]
  • Altium Limited : Tareas; HERRAMIENTAS DE DESARROLLO DE SOFTWARE RENESAS RH850 [231]
  • HighTec EDV Systeme GmbH: Plataforma de desarrollo HighTec [232] [233]
  • Tecnología GAIO: Herramientas de desarrollo cruzado de la serie XASS-V [161] [234] [235]

Desmontadores

Generalmente, los desensambladores se proporcionan como parte del compilador de C o de los paquetes ensambladores.

Depuradores basados ​​en GUI

Los depuradores de programas basados ​​en GUI se proporcionan principalmente para depurar códigos fuente compilados . Por lo general, se utilizan con simuladores de conjuntos de instrucciones o emuladores en circuito .

  • Renesas:
    • ID850 : Para la combinación del compilador CA850 y el simulador de conjunto de instrucciones SM850 .
    • ID850NW : Para la combinación de emuladores en circuito basados ​​en N-Wire .
    • ID850QB : Para la combinación del emulador basado en pod de sondeo IEQUBE2
  • NDK (Naito Densei Kogyo Co. Ltd, Grupo): comenzó a operar en 1950 como subsidiaria de NEC.
    • Nuevo modelo V850-32
  • GHS (Green Hills Software) : Multi : Depurador de propósito general.
  • Red Hat, Inc. : Insight (GDB-Tk) : interfaz gráfica de usuario estrechamente combinada con GNU Debugger .
  • Mentor Graphics (anteriormente Accelerated Technology, Inc. ): suite para desarrolladores de código|lab [241]
  • Por proveedores de emuladores en circuito basados ​​en N-Wire:
    • KMC (Kyoto Microcomputer) y Midias Lab.: SOCIO [242]
    • Sohwa y Sophia Technologies: PUNTO DE VIGILANCIA [243]
    • DTS INSIGHT (anteriormente YDC, Yokogawa Digital Computer): microVIEW-PLUS
    • Computex: CSIDE

Simuladores de conjuntos de instrucciones

Simulador de conjunto de instrucciones , en otras palabras,se proporciona una plataforma virtual para realizar la depuración sin el hardware del equipoantes de probarlo en una máquina real.

Revisores de código automatizados

El revisor de código automático , en otras palabras, el analizador de código fuente , califica el nivel de integridad del código fuente del software escrito . Este método se clasifica como análisis de código dinámico y análisis de código estático .

Analizadores de código dinámico con simuladores

  • Renesas: TW850
La herramienta de ajuste de análisis de rendimiento TW850 es una utilidad general para mejorar la eficacia del software. [247]
  • Renesas: AZ850
AZ850 System Performance Analyzer es una utilidad para el sistema operativo en tiempo real RX850 para evaluar la eficacia de los programas de aplicación. [248]
  • Tecnología Gaio: Master de cobertura winAMS [249]
Coverage Master winAMS es una herramienta de medición de cobertura de código fuente .

Analizadores de código estático

  • GHS (Green Hills Software): herramienta DoubleCheck ISA (Análisis estático integrado) [250]
  • Software Rogue Wave, Inc.: Klocwork [251]

IDE (Entornos de desarrollo integrados)

IDE , Entorno de Desarrollo Integrado , es un marco para proporcionar funciones de desarrollo de software.

Herramientas de desarrollo de hardware

ICE (Emuladores en circuito)

La mayoría de los emuladores en circuito , como el IE850 de Renesas (anteriormente IECUBE2 ), [253] se pueden utilizar tanto para la familia V850 como para la familia RH850, pero pueden requerir una actualización del firmware . La última "función de seguimiento" del emulador en circuito basado en JTAG ( N-Wire [254] ) se actualiza desde N-Trace ( señalización de un solo extremo ) [255] a Aurora Trace ( señalización diferencial ). [256]

Tipo de cápsula de sondeo completo

El emulador en circuito tipo pod de sondeo completo a veces se denomina ICE completo o ICE heredado .

  • Renesas IE850 (anteriormente IECUBE2 ) [253]
  • Naito Densei Machida Mfg. Co., Ltd. (Operación comenzó como subsidiaria de NEC).
    • Marca Asmis para LSI personalizados. [257]

Tipo de emulador de ROM

  • Lauterbach : Monitor ROM para V850 [258] : 5 
  • KMC (Kyoto Microcomputer Co., Ltd.): PARTNER-ET II (obsoleto) [259]

Tipo JTAG N-Wire y N-Trace

N-Wire y N-Trace [260] [255] [261] [262] es una especificación de interfaz de depuración basada en JTAG , cuya implementación de circuito se llama Controlador TAP (controlador de puerto de acceso de prueba), [263] compilada principalmente por Philips NV (actualmente NXP Semiconductors ). Pero quizás no se divulgó públicamente en su etapa anterior. Como resultado, cada proveedor de semiconductores y emuladores en circuito implementó interfaces similares de forma independiente. Hoy en día, está estandarizado por el Grupo de trabajo IEEE 1149.1 . [264]

  • Renesas
    • Emulador E1 : [265] Equipo de carcasa compacta y asequible basado en USB 2.0 .
    • Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW [266]
  • Naito Densei Machida Mfg. Co., Ltd. (Operación iniciada como subsidiaria de NEC): marca Asmis . [267]
  • Laboratorio Midas: RTE-2000H [268] con depurador PARTNER [131] [242]
  • Lauterbach : Traza32 [258] [269] [270]
  • iSystem: BlueBox iC5000 y iC5700 [271] [272]
  • Sistemas IAR
  • DTS INSIGHT (anteriormente YDC; Yokogawa Digital Computer): asesoramientoLUNA II [273] [274]
  • Computex: PALMiCE3 V850 [275]
  • Sohwa & Sophia Technologies: Sonda universal azul [276] con depurador WATCHPOINT [243]
  • KMC (Kyoto Microcomputer Co., Ltd.): PARTNER-Jet (obsoleto) [277]

Tipo de traza de Nexus y Aurora

Nexus o IEEE-ISTO 5001-2003 es una interfaz de depuración estándarpara sistemas integrados .
Aurora es una especificación de transferencia de señales de alta velocidad. Su protocolo de comunicaciones de capa de enlace de datos es un enlace serial punto a puntoy la capa física es una señalización diferencial de alta velocidad .

  • Lauterbach : Trace32: PowerTrace para NEXUS [278]
  • iSistema: BlueBox iC5000 y iC5700 (Nexus), iC6000 (Aurora) [271] [279]

Programadores de Flash ROM

Debido a que la familia V850 está desarrollada como un microcontrolador de un solo chip , cada producto integra memoria no volátil . En su primera etapa, era de tipo EPROM UV programable de un solo uso , pero en las series V853, V850/xxn y posteriores, se convierte en memoria flash .

Escritores de pandillas (programadores de pandillas)

Un escritor de banda , o un programador de banda , es una terminología antigua para los escritores de ROM programables , o programadores . Su nombre proviene de que roba el código binario de un dispositivo y lo escribe en varios otros simultáneamente. Este dispositivo de lectura a veces se llama dispositivo maestro . Para uso en producción en masa, se necesita una placa de conexión dedicada con "un conjunto de conectores", es decir, "una banda". Como es habitual, en lugar de un dispositivo maestro programado, se puede copiar un archivo de código objeto desde una PC mediante un cable de descarga o desde una memoria USB. La mayoría de los escritores de banda aceptan archivos de formato ASCII como Intel HEX y Motorola SREC , o archivos de formato binario como ELF .

Este método es adecuado para la producción en masa.

  • TESSERA Technology Inc.: Escritor Stick GANG [280]

Proveedores de servicios de programación

En la mayoría de los países existen proveedores de servicios de programación Flash ROM .

  • Minato Holdings, Inc.
Minato Holdings, Inc. (en japonés) [281] es una empresa japonesa que comenzó como proveedora de equipos de prueba automatizados para LSI de memoria. Actualmente, ofrece servicios de programación de ROM flash para varios dispositivos, incluidos V850 y RH850, con sus propios escritores en grupo y máquinas de manejo de dispositivos totalmente automáticas .

Programación a bordo con ICE

La mayoría de los emuladores en circuito basados ​​en JTAG tienen una función de programación de ROM flash incorporada a través de un puerto de depuración, que puede ser de acuerdo con el estándar IEEE 1532-2002 , un estándar para la configuración en el sistema de componentes programables. [282]

Conexión directa a través de RS-232C

Si la placa de destino tiene un conector RS-232C y un transceptor (controlador/receptor) IC, como ICL32xx , [283] para la función periférica UARTx del dispositivo V850, la programación de la ROM flash con una PC conectada directamente podría estar disponible (depende de los dispositivos [284] : 16–24  ). Se requiere el software Renesas Flash Programmer V2 [285] o V3 [286] .

Programador dedicado a bordo

La programación a bordo también está disponible a través de periféricos UARTx o CSIx+HS en dispositivos V850 utilizando hardware programador dedicado (depende de los dispositivos [284] : 16–24  ).

  • Renesas: PG-FP6 [287]

Antiguos escritores del PROM

Para programar V851 [288] : 11, 14–20  y V852, [289] : 11, 14–20  se requiere un programador PROM antiguo con un adaptador dedicado.

  • Renesas PG-1500 (obsoleto)
Renesas PG-1500 [290] es un grabador de ROM programable compatible con dispositivos 27C1001A [291] , EPROM UV o PROM de un solo uso (OTP). Este grabador lee una firma de silicio [292] [293] de cada dispositivo antes de la programación, al activar 12,5 V en el terminal A9 (dirección n.° 9). NO debe utilizarse para la grabación de ROM flash modernas .

Herramientas de zona gris

Existen algunas herramientas de piratería de zona gris para V850 en los tableros de los automóviles.

  • PROGRAMA VVDI:
    • OBDexpress [294]

Placas de evaluación

Véase también

Referencias y notas

  1. ^ abcd Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低消費電力・低電圧動作の32ビットマイクロプロセッサV810" [Un microprocesador RISC de 32 bits de bajo consumo de energía y funcionamiento de bajo voltaje] (PDF) . Informes técnicos de SIG, Sociedad de Procesamiento de Información de Japón . 1992 (82 (1992-ARC-096)): 41– 48. Resumen: Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 tiene un alto rendimiento y funciones específicas para la aplicación. El V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica mediante un proceso de doble capa metálica CMOS de 0,8 μm. Tecnología para integrar 240.000 transistores en una matriz de 7,7×7,7 mm2 .


  2. ^ "NEC: Información para accionistas". www.nec.com .
  3. ^ ab NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17.ª ed.). Archivado desde el original (PDF) el 8 de enero de 2018.
  4. ^ "PAQUETES DEL COMPILADOR C CA830, CA850" (PDF) . NEC.
  5. ^ abc Wang, Bobby (4 de agosto de 2010). "Descripción general de la arquitectura V850, alto rendimiento y eficiencia energética" (PDF) . Renesas Electronics Corporation.
  6. ^ "Actualización del firmware del NEC ND-3530A como el del ND-3520A o el ND-3540A". Club Myce – El conocimiento es poder . 4 de septiembre de 2010. Archivado desde el original el 14 de mayo de 2019. Consultado el 25 de septiembre de 2022 .
  7. ^ "Optiarc AD7240S". www.cdrinfo.com . Equipo CDRInfo.COM. 29 de junio de 2009. Funcionalidad de CPU integrada • CPU RISC de 32 bits integrada (núcleo V850ES) • RAM integrada (14 KB) • Funcionalidad de administración de energía • Circuitos periféricos integrados (temporizador, controlador de interrupciones , interfaz serial)




  8. ^ MOTOYAMA, Yoshiak; SATO, Noboru; HONMA, Hiromi; JIMI, Junich; SHIBATA, Iwao (25 de diciembre de 2006). "SCOMBO/UM: el primer sistema de unidad óptica LSI del mundo que admite la grabación y reproducción de formatos de DVD de próxima generación, HD DVD y BD" (PDF) . Nec Technical Journal . 1 (5). NEC: 15– 18. ISSN  1880-5884. 200902288400231201.
  9. ^ "Primera LSI en ofrecer grabación de Blu-Ray y HD DVD". www.cdrinfo.com . Equipo CDRInfo.COM. 10 de octubre de 2006.
  10. ^ abc "NEC comercializa un microcontrolador RISC de un solo chip de 32 bits con consumo de energía ultrabajo y bajo nivel de ruido, ideal para equipos portátiles". NEC (nota de prensa). 28 de agosto de 1997.
  11. ^ "MICROCONTROLADOR RISC DE 32 BITS V850/SV1" (PDF) . NEC Device Technology International . 1999 (54). NEC.
  12. ^ V850/SA1 para hardware (PDF) (4.01 ed.). Renesas. 2005-08-01.
  13. ^ ab "V850/SA1". Electrónica Renesas .
  14. ^ Suto, Shinichi. "MICROCONTROLADOR RISC DE 32 BITS V850/SBx" (PDF) . NEC Device Technology International . 1998 (51). NEC.
  15. ^ "El microordenador de un solo chip RISC de 32 bits de NEC ofrece alto rendimiento, consumo de energía ultrabajo, bajo nivel de ruido y funciones periféricas". www.nec.co.jp . 1998-08-24.
  16. ^ "V850/SC1, V850/SC2". Renesas Electronics .
  17. ^ "NEC presenta una familia de microcontroladores RISC de 32 bits con relaciones óptimas de rendimiento/potencia para aplicaciones de consumo, industriales y de automoción. La familia de microcontroladores V850/SCx ofrece grandes opciones de memoria, compatibilidad pin a pin con los controladores existentes y numerosos periféricos". NEC (nota de prensa). 2001-04-01.
  18. ^ Naito, Yukihiro; Hikishima, Naoki; Ohta, Yoshiaki; Hatabu, Atsushi; Kuroda, Ichiro (20 de abril de 2001). "W-CDMA端末用ビデオフォン" [Videoteléfono para terminal W-CDMA] (PDF) . Revista del Instituto de Ingenieros de Televisión e Información de Imagen (en japonés). 55 (4): 497– 498. doi : 10.3169/itej.55.497 . ISSN  1881-6908.
  19. ^ Descripción del hardware del F35-XXL (PDF) (1.10 ed.). FALCOM GmbH. 24 de junio de 2014.
  20. ^ Eltze, Jens (1997). "Controlador CAN doble como puente para diferentes redes CAN" (PDF) . 4.ª Conferencia Internacional CAN . CAN en Automatización (CiA) internacional.
  21. ^ Ishikawa, Tatsuya. "MICROCONTROLADOR RISC DE 32 BITS V850/SF1" (PDF) . NEC Device Technology International . 2000 (57). NEC.
  22. ^ ab Kubota, Kei. "MICROCONTROLADOR DE UN SOLO CHIP RISC DE 32 BITS V850E/MA1" (PDF) . NEC Device Technology International . 1999 (54). NEC.
  23. ^ "V850E/ME2". Electrónica Renesas .
  24. ^ Ohbuchi, E.; Hanaizumi, H.; Lim Ah Hock (2004). "Lectores de códigos de barras que utilizan el dispositivo de cámara en teléfonos móviles". Conferencia internacional sobre cibermundos de 2004. págs.  260– 265. CiteSeerX 10.1.1.335.8157 . doi :10.1109/CW.2004.23. ISBN.   0-7695-2140-1.S2CID 15634963  .
  25. ^ Yun Chan Cho; Jae Wook Jeon (2007). "Plataformas de software actuales en teléfonos móviles". Conferencia internacional sobre control, automatización y sistemas de 2007. págs.  1862– 1867. doi :10.1109/ICCAS.2007.4406649. S2CID  16120691.
  26. ^ Kaneko, Yasunori; Fumio, Suto; Umeda, Koji; Shiraishi, Mitsutaka; Shirota, HIrobumi; Suka, Takeya (25 de abril de 2002). "デジタル・ムーバN503iS HYPERの開発" [Desarrollo de Digital Mova N503iS HYPER.]. Revista técnica de NEC (en japonés). 55 (4): 156–159 . ISSN  0285-4139.
  27. ^ Kayama, Naoyuki; Mizoguchi, Tamiyuki; Ehara, Tatsuji; Osawa, Takeshi; Umezawa, Atsushi; Yamada, Yasuyoshi (10 de marzo de 2003). "ムーバN504iSの開発" [Desarrollo de Mova N504iS.]. Revista técnica de NEC (en japonés). 56 (2): 52– 55. ISSN  0285-4139.
  28. ^ Yamashita, Masayoshi; Takenaka, Hidetoshi; Inoue, Jiro; Terada, Shigehiro; Yamada, Hironori; Akiyama, Makoto (25 de septiembre de 2003). "ムーバN505iの開発" [Desarrollo de mova N505i]. Revista técnica de NEC (en japonés). 56 (8). CNE: 33– 37. ISSN  0285-4139. 200902227791143957.
  29. ^ Torihata, Toshiaki. "MICROCONTROLADOR DE UN SOLO CHIP RISC DE 32 BITS V850E/IA1" (PDF) . NEC Device Technology International . 1999 (55). NEC.
  30. ^ Torihata, Toshiaki (2001). "MICROCONTROLADOR DE UN SOLO CHIP RISC DE 32 BITS V850E/IA2" (PDF) . NEC Device Technology International . 2001 (61). NEC. S2CID  51805607. Archivado desde el original (PDF) el 25 de febrero de 2018.
  31. ^ "NEC añade funciones de control de inversor en un microcontrolador RISC de un solo chip de 32 bits". NEC (nota de prensa). 24 de agosto de 1999.
  32. ^ "V850E/IA3, V850E/IA4". Renesas Electronics .
  33. ^ Nonaka, Yoshiya; Denda, Akihiro; Uesaka, Gakuji; Sakamoto, Yuji; Nii, Noritaka; Satou, Masahiro; Endo, Kazuaki; Kato, Hiroki; Sugino, Ryouji; Sada, Takeshi; Endo, Koji; Nishigata, Junko; Ishiyama, Kunihiro; Morita, Kenji (2002). "HDD-DEH のソフトウェア開発" [Desarrollo de software de reproductor de CD/MP3/Memory Stick con HDD] (PDF) . I + D pionero (en japonés). 12 (3). Pioneer Corporation: 26– 38. Resumen: Desarrollamos este producto que incluye nuevas funciones, CD (incluye reproducción de MP3CD), MagicGate Memory Stick (grabación, reproducción y actualización) y HDD (grabación y reproducción), por primera vez como automóvil. producto sonoro. Este producto para el mercado mundial viene en un formato de 1 DIN, con funciones estándar (sintonizador AM/FM, amplificador MOS-FET50Wx4ch, pantalla OrganicEL y DSP de control de campo sonoro) y funciones nuevas. Hemos estudiado su funcionamiento con cuidado para manejar muchos archivos de música. en el disco duro fácilmente. Nos concentramos en crear un nuevo campo de entretenimiento de audio y fuimos los primeros en introducir este sistema en el mercado de audio para automóviles.
  34. ^ "V850ES/SA2, V850ES/SA3". Electrónica Renesas .
  35. ^ Kochkov, A. (octubre de 2014). "Reversión del firmware mediante radare2 [H2HC]" (PDF) .
  36. ^ Folleto del entorno de desarrollo de la serie V850 (PDF) (5.00 ed.). Renesas. 2006-02-01.
  37. ^ "V850E2/Px4". Electrónica Renesas .
  38. ^ Matsuyama, Hideki (18 de abril de 2003). "V850E2: La plataforma de CPU de alto rendimiento que permite implementar diversos sistemas de aplicación con configuraciones de memoria flexibles". www.coolchips.org . COOL Chips VI.
  39. ^ ab "Familia V850". Renesas Electronics .
  40. ^ "Familia RH850 (solo para automoción)". Renesas Electronics .
  41. ^ ab "Aviso de marca registrada". www.renesas.com . Renesas.
  42. ^ "Solicitud de marca T2001-067573". 25 de julio de 2001. Resultado: solicitud rechazada
  43. ^ "Microcontrolador integrado V850". www.tmdn.org . 18 de diciembre de 2004. Resultado: solicitud rechazada
  44. ^ Schmerling, Holger (2006). "El controlador AUTOSAR FlexRay ya está disponible para microcontroladores" (PDF) . System@IC News . 2006 (4). NEC Electronics: 3. S2CID  15509410. Archivado desde el original (PDF) el 2 de marzo de 2018.
  45. ^ V850E/PH2: Hardware (PDF) (1.00 ed.). NEC Electronics. Enero de 2007. pág. 33.
  46. ^ Rápido lanzamiento al mercado con Renesas Synergy Platform y Cool Phoenix 3 (PDF) (1.00 ed.). Renesas. Octubre de 2016.
  47. ^ "TMVIEW: PHOENIX 3". www.tmdn.org .
  48. ^ abcdef Arquitectura de microcontrolador de un solo chip de 32 bits de la FAMILIA V850 (PDF) (7.ª ed.). Renesas Electronics. Marzo de 2001.
  49. ^ "RH何某というのはSHのコアなのですか？" [¿Algo RH emplea núcleo SH?]. Renesas Rulz - Japón . Electrónica Renesas. 2017-03-29.
  50. ^ "¿Alguien podría decirme las principales diferencias entre las familias RH850 y V850? | Herramientas GNU". gcc-renesas.com .
  51. ^ "PC-FXGA-WIP". Súper CD·Rom 2 en GoGo . 2015-12-13.
  52. ^ Arquitectura de microprocesador de 32 bits de la FAMILIA V810 (PDF) (1.ª ed.). NEC Corporation. Octubre de 1995. Archivado desde el original (PDF) el 23 de diciembre de 2016. Consultado el 2 de febrero de 2018 .
  53. ^ abc "Un compilador GCC más nuevo. « Junta de desarrollo de Virtual Boy « Foro « Planet Virtual Boy". www.planetvb.com .
  54. ^ ab Pioneer (01-02-2007). Manual de servicio del sistema estéreo para automóvil Pioneer AVIC-D3. pág. 262.
  55. ^ Renesas (1999-04-01). Manual preliminar del usuario del hardware del microprocesador V832 de 32 bits uPD705102. pág. 27.
  56. ^ Suzuki, Hiroaki; Suzuki, Chika; Kimura, Akiko; Sato, Syoichiro; Ide, Syuichi; Sakanaka, Yasuhide (22 de enero de 1993). "Un microprocesador RISC de 32 bits V810 y sus técnicas de diseño" (PDF) . Informes técnicos de SIG SLDM . 1992-SLDM-065 (en japonés). 1993 (6). Sociedad de procesamiento de la información de Japón: 155-162 . AA11451459. Resumen: En este artículo se describe un microprocesador RISC avanzado de 32 bits para controles integrados; V810 y su técnica de diseño. El V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en una matriz de 7,7 × 7,7 mm2 . En el diseño del V810, utilizamos técnicas de automatización del diseño. Se analizó la corrección lógica y la limitación de tiempo del V810 antes de su fabricación. Finalmente, el V810 ejecutó correctamente las pruebas de rendimiento del sistema operativo y de SPEC en tiempo real en los primeros silicios.

  57. ^ Akaboshi, Hiroki; Yasuura, Hiroto (8 de marzo de 1995). "Comparación de diseño de lenguajes de descripción de hardware en nivel RT" (PDF) . Notas de IPSJ SIG (en japonés). 1995 (24 (1994-SLDM-074)). Sociedad de procesamiento de la información de Japón: 57– 64 . Consultado el 23 de septiembre de 2022 . Resumen: El progreso de la síntesis de lógica/diseño hace posible diseñar circuitos mediante lenguajes de descripción de hardware (HDL). Cuando un circuito diseñado es pequeño, se sintetiza automáticamente a partir de la descripción HDL. En este artículo, para aclarar qué tipo de problemas existen al diseñar un circuito grande que se parezca a un procesador, diseñamos un procesador y algunos de sus componentes mediante HDL en nivel RT y evaluamos circuitos sintetizados por una herramienta de síntesis de lógica/diseño.

  58. ^ Tamura, KA (1989). "Localización de errores funcionales en circuitos lógicos" (PDF) . Actas de la 26.ª conferencia ACM/IEEE de 1989 sobre automatización del diseño - DAC '89 . pp.  185– 191. doi :10.1145/74382.74414. ISBN  0897913108. Número de identificación del sujeto  2364060.
  59. ^ Kato, S.; Sasaki, T. (septiembre de 1983). FDL: A Structural Behavior Description Language (FDL: un lenguaje de descripción del comportamiento estructural ). Elsevier Science Ltd., págs.  137-152 . ISBN  978-0444866332. {{cite book}}: |journal=ignorado ( ayuda )
  60. ^ Yano, Yoichi (abril de 2012). "32ビット・マイコン「V60」開発物語" [Historia del desarrollo del V60; un microprocesador de 32 bits] (PDF) . Encor (en japonés) (75). Sociedad de especialistas de la industria de semiconductores: 17–20 .
  61. ^ Sutherland, Stuart (2013). Manual de Verilog PLI: guía del usuario y referencia completa sobre la interfaz del lenguaje de programación Verilog. Springer Science & Business Media. pág. 3. ISBN  9781461550174.
  62. ^ Inasaka, junio; Ikeda, Rikikazu; Umezawa, Kazuhiko; Yoshikawa, Ko; Yamada, Shitaka; Kitawaki, Shigemune (enero de 2003). "Tecnología de hardware del simulador terrestre" (PDF) . Investigación y desarrollo de NEC . Arquitectura y Hardware para HPC. 44 (1): 27-36 .
  63. ^ "Marcas comerciales". www.mentor.com . Mentor Graphics.
  64. ^ "Tecnología de gráficos de Mentor y Pyxis". www.mentor.com . Gráficos de Mentor.
  65. ^ "Tutoriales de diseño de nanómetros de circuitos integrados – Universidad de Santa Clara". www.mentor.com . Universidad de Santa Clara.
  66. ^ Jansen, Dirk (23 de febrero de 2010). Manual de automatización del diseño electrónico. Springer Science & Business Media. pág. 54. ISBN  9780387735436.
    Diseño arquitectónico de Mentor Graphics Corporation con los programas NETED y SYMED. Este sistema es el más universal de los tres [3.3].
    Se utiliza la versión C1 en HP Unix V10.20 (forma abreviada MENTOR)
  67. ^ CB-C8 3-VOLT, 0.5-MICRON CELL-BASED CMOS ASIC (PDF) (Informe). NEC. Julio de 1994. p. 7. Consultado el 23 de septiembre de 2022 .
  68. ^ Harlow III, Justin E. (1986). Lo que todo ingeniero debería saber sobre las estaciones de trabajo de ingeniería. CRC Press. pág. 47. ISBN  9780824775094.
  69. ^ Kang, Sungho. "Verificación I" (PDF) . Material didáctico de la Universidad de Yonsei .
  70. ^ Takasaki, S.; Sasaki, T.; Nomizu, N.; Ishikura, H.; Koike, N. (1986). "HAL II: Un sistema de simulación lógica de hardware de nivel mixto" (PDF) . 23.ª Conferencia de automatización de diseño ACM/IEEE . págs.  581– 587. doi :10.1109/DAC.1986.1586146. ISBN  0-8186-0702-5.
  71. ^ abcdefghi "Seminario V810" (PDF) . NEC Corporation. 21 de febrero de 1995.
  72. ^ abcd ARQUITECTURA DEL MICROPROCESADOR DE 32 BITS DE LA FAMILIA V810TM (PDF) (1.ª ed.). NEC Corporation. Octubre de 1995. Archivado desde el original (PDF) el 23 de diciembre de 2016. Consultado el 2 de febrero de 2018 .
  73. ^ Engblom, Jakob (2003). "Arquitectura informática de sistemas integrados" (PDF) . Resumen ampliado de ESSES 2003. S2CID 15760973.  Archivado desde el original (PDF) el 25 de febrero de 2018. El tamaño del código es un factor importante en la mayoría de los diseños integrados, y los conjuntos de instrucciones se diseñan y amplían teniendo en cuenta el tamaño del código. Por lo general, la arquitectura NEC V850 utiliza instrucciones de 16, 32, 48 y 64 bits para codificar un conjunto de instrucciones de estilo RISC. La arquitectura ARM y MIPS de 32 bits se ha ampliado con conjuntos de instrucciones de 16 bits reducidos para reducir el tamaño del código. Las instrucciones que realizan mucho trabajo, como cargar varios valores de la pila, son populares para reducir el tamaño del código.
  74. ^ "GCC: Opciones V850". gcc.gnu.org . Free Software Foundation, Inc.
  75. ^ Kaneko, Hiroaki; Sakurai, Yoshikazu; Nasu, Masaki; Katsuta, Hiroshi; Nagasaki, Kazunori; Hiiragizawa, Yasunori; Sonobe, Satoru; Onishi, Tatsuro; Tokunaga, Kei (marzo de 1995). "高性能・低消費電力動作の32ビットRISCシングルチップマイクロコンピュータV851" [Alto rendimiento y bajo consumo de energía Microcomputadora de chip único RISC de 32 bits V851.]. Revista técnica de NEC . Número especial sobre dispositivos semiconductores. (en japonés). 48 (3). Corporación NEC: 42– 48. ISSN  0285-4139.
  76. ^ Yamagata, Yasushi; Ishibashi, Takashi; Sano, Yuichi; Koga, Yoshikazu; Yoshida, Miho; Sugo, Akihisa (abril de 1996). "32 ビ ッ トRISC マ イ ク ロ コ ン ト ロ ー ラ V853" [Microcontrolador RISC de 32 bits V853.]. Revista técnica de NEC . Número especial: Dispositivos semiconductores. (en japonés). 49 (3). Corporación NEC: 55– 60. ISSN  0285-4139.
  77. ^ ab Krämer, Michael (21 de enero de 2011). "La última arquitectura RISC de 32 bits para la automoción amplía la funcionalidad". EE Times . Todos los productos V850 son compatibles con versiones anteriores. Como resultado, los sofisticados componentes actuales pueden seguir ejecutando las mismas instrucciones que sus antecesores. La arquitectura ha experimentado mejoras continuas con extensiones del conjunto de instrucciones y hoy ofrece una potencia de cálculo de hasta 2,6 Dhrystone MIPS/MHz. Se pueden lograr mayores aumentos de rendimiento integrando varios de estos núcleos de procesador en un solo chip, lo que ofrece el doble o incluso el cuádruple de potencia de cálculo.
  78. ^ V850E1 para Arquitectura (PDF) (3.01 ed.). Renesas. 2004-02-01.
  79. ^ ab "El primer microcontrolador RISC de 32 bits con memoria flash integrada ofrecido por NEC Electronics. El producto más nuevo de la serie V800 de la compañía opera a 33 MHz. - Biblioteca gratuita en línea". www.thefreelibrary.com . BUSINESS WIRE. 4 de marzo de 1996.
  80. ^ Hoja de datos UPD70F3003A, 70F3025A, 70F3003A (A) (PDF) (5.01 ed.). Renesas. 2005-08-01. pag. 37.
  81. ^ Matsumoto, Yoichi (1999). "SIGUIENTE PASO: LA ESTRATEGIA DE NEC PARA MICROCOMPUTADORAS RISC" (PDF) . NEC Device Technology International . 1999 (5). NEC.
  82. ^ ab "NEC lanza un microcontrolador RISC de 32 bits de un solo chip para aplicaciones móviles de consumo ultrabajo". www.nec.co.jp . NEC: Nota de prensa. 23 de agosto de 2001.
  83. ^ "NEC lanza un acelerador Java para microcontroladores RISC V850 de 32 bits". www.nec.co.jp . NEC. 15 de noviembre de 2001.
  84. ^ Aoki, Yayoi (30 de noviembre de 2001). "US 6,948,034 B2; Método para el uso de una pila" (PDF) . pdfpiw.uspto.gov . La presente invención se refiere a un método para el uso de una pila en un dispositivo acelerador de Java.
  85. ^ Mine, Kazumasa (2000-11-21). "US 7,200,741 B1: Microprocesador que tiene procesador principal y coprocesador" (PDF) . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de los Estados Unidos. Con esta disposición, el microprocesador puede manejar de manera flexible varios tipos de conjuntos de instrucciones con diferentes arquitecturas, como un conjunto de instrucciones para un lenguaje de interpretación para realizar una máquina virtual para Java y un conjunto de instrucciones para emular otro microprocesador.
  86. ^ "NEC Electronics presenta el microcontrolador V850E2/ME3 de 32 bits para procesamiento en tiempo real de alto rendimiento; el microcontrolador V850 más avanzado permite un rendimiento de 400 MIPS a 200 MHz. - Biblioteca gratuita en línea". www.thefreelibrary.com . 2005.
  87. ^ ab "NEC Electronics presenta la arquitectura de doble núcleo V850E2M de próxima generación para microcontroladores V850 de 32 bits". www.businesswire.com . Business Wire. 20 de abril de 2009.
  88. ^ Whytock, Paul (14 de octubre de 2010). "El núcleo de la CPU V850 de 32 bits de próxima generación incluye compatibilidad con SIMD". Diseño electrónico .
  89. ^ Kumura, Takahiro; Taga, Soichiro; Ishiura, Nagisa; Takeuchi, Yoshinori; Imai, Masaharu (16 de agosto de 2010). "Método de generación de herramientas de desarrollo de software adecuado para la extensión del conjunto de instrucciones de procesadores integrados" (PDF) . IPSJ Transactions on System LSI Design Methodology . 3 . Sociedad de procesamiento de la información de Japón: 207– 221. doi : 10.2197/ipsjtsldm.3.207 . ISSN  1882-6687.
  90. ^ "No se encontraron coincidencias para su(s) término(s) de búsqueda". Renesas .
  91. ^ Harigai, Hisao; Kusuda, Masahiro; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (1992-10-22). "Un microprocesador RISC de 32 bits de bajo consumo de energía y operación de bajo voltaje" (PDF) . SIG ARC Technical Reports (en japonés). 1992 (82 (1992-ARC-096)). Information Processing Society of Japan: 41– 48. AN10096105. Resumen: En este artículo se presenta un microprocesador RISC de 32 bits avanzado para control integrado; el V810. El V810 tiene un alto rendimiento y funciones específicas de la aplicación. El V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en una matriz de 7,7×7,7 mm2 .



  92. ^ Kusuda, Masahiro; Hirai, Miho; Suzuki, Hiroaki; Daito, Masayuki; Suzuki, Chika; Kimura, Akiko; Demura, Shigeki; Ishibashi, Takashi; Sato, Syoichiro (septiembre de 1992). "低消費電力・低電圧動作のオリジナル32ビットRISCマイクロプロセッサV810" [V810: bajo consumo de energía y funcionamiento de bajo voltaje de 32 bits Microprocesador RISC.] (imagen/jp2) . Revista técnica de NEC (en japonés). 45 (8). Corporación NEC: 66– 73. ISSN  0285-4139. 000000018731.
  93. ^ abcde Kuwata, Takaaki. "ロジックプロセス シリコンロジックプロセス ロジックプロセスの開発ものがたり" [Historia de desarrollo de proceso lógico de silicio] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón . Consultado el 23 de septiembre de 2022 .
  94. ^ V850/SA1 para hardware (PDF) (4.01 ed.). Renesas. 2005-08-01.
  95. ^ OCHI, MASATOSHI; ISHIKAWA, HIROTAKA; TSUJI, NOBUHIRO; TAKEDA, MITSURU; SUTO, SHIN'ICHI; ISHIKAWA, TATSUYA (23 de marzo de 2001). "32ビットRISCマイクロコントローラV850/SBXのEMIノイズ低減" [Reducción de ruido EMI del microcontrolador RISC de 32 bits V850/SBX.]. Revista técnica de NEC (en japonés). 54 (3). CNE: 41– 44. ISSN  0285-4139.
  96. ^ Hardware de microcontroladores de un solo chip de 32 bits V850ES/SA2, V850ES/SA3 (PDF) (2.01 ed.). Reneas. Agosto de 2005.
  97. ^ ab V850ES/JG3-L Manual del usuario: Hardware (PDF) (9.00 ed.). Renesas. 2014-03-14.
  98. ^ ab "NEC anuncia nueva tecnología de proceso para los LSI de sistemas más avanzados del mundo: la primera tecnología de proceso de 0,13 micrones del mundo". www.nec.co.jp . 1999-10-04.
  99. ^ "RH850 y RL78: próxima generación de microcontroladores automotrices". slideplayer.com .
  100. ^ "Uso de la colección de compiladores GNU (GCC): opciones V850". gcc.gnu.org .
  101. ^ ab "民生用マルチメディア機器向け３２ビットオリジナルＲＩＳＣ型マイクロプロセッサの発売について～周辺機能を内蔵した３２／１６ビット・マイクロプロセッサの製品化～". www.nec.co.jp (en japonés). 22 de marzo de 1995. Consultado el 5 de febrero de 2018 .
  102. ^ "Resumen de la arquitectura V810" (PDF) . www.planetvb.com . Planet Virtual Boy. Del seminario V810.
  103. ^ abc Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (25 de abril de 1995). "Un microprocesador CMOS de 32 bits de 0,9 V y 2,5 MHz" . IEICE Transactions on Electronics . E78-C (4): 389– 393. ISSN  0916-8516 . Consultado el 9 de enero de 2018 . Resumen: Un microprocesador RISC de 32 bits "V810" que tiene una estructura de canalización de 5 etapas y una caché de instrucciones de mapeo directo de 1 Kbyte realiza una operación de 2,5 MHz a 0,9 V con un consumo de energía de 2,0 mW. El voltaje de suministro se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales se configuran para que tengan oscilación de riel a riel mediante una técnica de circuito pseudoestático. El chip está fabricado mediante una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en una matriz de 7,4 × 7,1 mm.

  104. ^ ab Turley, Jim (2 de junio de 1997). "NEC V830 añade velocidad y nuevas instrucciones" (PDF) . Microprocessor Report . Archivado (PDF) del original el 24 de abril de 2024. Consultado el 24 de abril de 2024 .
  105. ^ ab Nakayama, Naoko; Tsukamoto, Hirokazu. "MICROPROCESADOR RISC DE 32 BITS DE ALTO RENDIMIENTO V832" (PDF) . NEC Device Technology International . 1998 (51). NEC. Archivado desde el original (PDF) el 10 de febrero de 2018.
  106. ^ Nadehara, Kouhei; Kuroda, Ichiro; Daito, Masayuki; Nakayama, Takashi (1 de diciembre de 1995). "RISC multimedia de bajo consumo". Micro IEEE . 15 (6): 20– 29. doi : 10.1109/40.476255 – vía IEEE Xplore .
  107. ^ ab "Carta de producto de la familia V850 – V851" (PDF) . datasheetarchive.com . NEC.
  108. ^ ab "Carta de producto de la familia V850 – V853" (PDF) . datasheetarchive.com . NEC.
  109. ^ ab "世界で初めてフラッシュメモリを内蔵した３２ビットＲＩＳＣ型マイクロコントローラの発売について". www.nec.co.jp. ​12 de marzo de 1996 . Consultado el 1 de febrero de 2018 .
  110. ^ ab "NEC lanza microcontroladores de un solo chip RISC de 32 bits que incorporan memoria Flash de 3,3 V y funcionan a 40 MHz". www.nec.co.jp . 1997-04-08.
  111. ^ ab "Especificaciones principales del núcleo de CPU V850E". www.nec.co.jp . 1997-04-08.
  112. ^ abcde Kimura, Akira (primavera de 2000). "CPU CORE FOR SYSTEM LSI V850E/VR4120A" (PDF) . NEC Device Technology International . 2000 (57). Archivado desde el original (PDF) el 7 de febrero de 2018.
  113. ^ ab "ESPECIFICACIÓN DEL KIT-NB85E-TP (-H)". Midas lab inc.
  114. ^ abcd "ESPECIFICACIÓN DEL KIT-NA85E2-TP (-H)". www.midas.co.jp . Midas lab inc.
  115. ^ abcdef SAKURAI, Yoshikazu; SUZUK, Hiroaki; MAEMURA, Kouji; TAKAKURA, Satoshi (diciembre de 2006). "Estado actual de la CPU integrada en el diseño de SoC" (PDF) . NEC Technical . 1 (5): 38– 41.
  116. ^ ab "Renesas Electronics anuncia el desarrollo de un núcleo de CPU V850 de 32 bits de próxima generación con soporte SIMD que proporciona un procesamiento de señales mejorado". Renesas Electronics . 2010-10-01.
  117. ^ abcde Manual de diseño: Biblioteca central de tipo VX/VM de la familia CB-9 (PDF) (5.ª ed.). NEC.
  118. ^ ab Sugimoto, Hideki; Sakairi, Tetsuya; Matoba, Shoichiro; Akaike, Yukihiki; Matsuyama, Hideki (marzo de 1998). "32ビットCPU RISC V850E搭載コア「NA85E」" [Núcleo de CPU RISC de 32 bits "NA85E".]. Revista técnica de NEC . Número especial: Dispositivos semiconductores. Dispositivos semiconductores para sistemas informáticos. Microcomputadoras. (en japonés). 51 (3): 36– 39. ISSN  0285-4139.
  119. ^ de Sugimoto, Hideki; Ikeuchi, Tooru (30 de marzo de 2000). "32ビツトRISC CPU V850E搭載コア「NB85E」 32bit RISC CPU Core "NB85E"" [Núcleo de CPU RISC de 32 bits "NB85E".]. NEC Technical Journal . Número especial: Dispositivos semiconductores; tecnología básica (en japonés). 53 (4). NEC: 159– 162. ISSN  0285-4139. 200902106221942927.
  120. ^ Sugimoto, Hideki (23 de marzo de 2001). "CPU RISC プ ロ セ ッ サ Nx85E2" [Procesador RISC CPU Nx85E2.]. Revista técnica de NEC (en japonés). 54 (3). NEC: 30– 33. ISSN  0285-4139.
  121. ^ "dNTSC". El Diccionario Libre .
  122. ^ Simovich, Slobodan; Radivojevic, Ivan P.; Endres, TJ; Bentson, Tom; Bingham, Ray; Blair, Tony; Cowling, Tom; Eylander, Mark; Fagan, Rory; Long, Chris; Longino, Jim; Olson, Dan; Subia, Rollen; Whitcomb, Doug (2003). "ReX: Un sistema receptor dNTSC en chip" (PDF) . Presentación de HotChips15 . 15.º . HotChips: 9– 10.
  123. ^ NEC Electronics (julio de 2004). Arquitectura básica del microprocesador de 32 bits V850E2 (PDF) (edición preliminar). págs.  230–233 .
  124. ^ "Restricciones de uso de los microcontroladores de 32 bits V850/ME3" (PDF) . 2006-11-02.
  125. ^ ab "NEC rompe la barrera de los 0,10 micrones con la familia de circuitos integrados basados ​​en células CB-130 y la tecnología de proceso UX5". www.nec.co.jp . 2000-10-30.
  126. ^ ab "Lista de especificaciones y línea principal del CB-130". www.nec.co.jp . 2000-10-30.
  127. ^ ab "NEC otorga licencia para el núcleo del microprocesador V850E a Synopsys. El acuerdo brinda a 25 000 diseñadores registrados en Synopsys acceso al núcleo de la CPU para el desarrollo de SoC". nec.co.jp . NEC Corporation. 1 de octubre de 2010.
  128. ^ ab "Synopsys DesignWare IP permite una fundición de diseño de SoC de servicio completo para el UniChip global". Synopsys .
  129. ^ "NÚCLEO DE MICROCONTROLADOR RISC DE 32 BITS V851" (PDF) . 4donline.ihs.com . NEC. 1998.
  130. ^ "NÚCLEO DE MICROCONTROLADOR DE 32 BITS V853" (PDF) . 4donline.ihs.com . NEC. 1997.
  131. ^ abcdefghi Manual de usuario de PARTNER Serie V800 "NB85E-TP Part Edition" (PDF) (2.13 ed.). Midas Lab. Inc. 2003-12-10.
  132. ^ Manual del usuario de abcdefgh KIT-NB85E-TP (PDF) (3.14 ed.). Laboratorio Midas. Co., Ltd. 2003-05-12.
  133. ^ abcdefghij Kimura, Akira (2000). "NÚCLEO DE CPU PARA SISTEMA LSI V850E/VR4120A" (PDF) . NEC Device Technology International . 2000 (57). NEC.
  134. ^ abcd NU85E Núcleo de hardware del microprocesador de 32 bits: NU85E, NU85EA (PDF) (3.ª ed.). NEC. Marzo de 2002.
  135. ^ abc Controlador de memoria NT85E500, NDT85E500V10, NT85E502 (PDF) (3.ª ed.). NEC. Septiembre de 2002.
  136. ^ abcde Controlador de memoria NA85E535, NBA85E535Vxx (PDF) (2.ª ed.). NEC. Octubre de 2002.
  137. ^ ab KIT-NA85E2-TP (-H) ユ ー ザ ー ズ ・ マ ニ ュ ア ル(PDF) (en japonés). Laboratorio Midas. Co., Ltd. 2006-01-05. pag. 1.00.
  138. ^ "NEC reduce la longitud de la compuerta por debajo de 0,10 micrones | EE Times". EETimes . 31 de octubre de 2000. NEC también proporcionará CPU V850E y VRx desarrolladas internamente, aunque Mabuchi dijo que cree que NEC necesitará licenciar el núcleo ARM9 para abordar el mercado de terminales móviles.
  139. ^ Matsui, Kenji. "PLATAFORMA DE REFERENCIA PARA MICROCOMPUTADORAS RISC" (PDF) . NEC Device Technology International . 2000 (58). NEC.
  140. ^ "NEC Electronics alcanza un hito clave en la iniciativa ACE-2; reduce el tiempo de respuesta a nivel de sistema en más de un 30 por ciento; la empresa también revela la segunda fase de su metodología de diseño de sistemas abiertos". www.nec.co.jp . NEC: Nota de prensa. 15 de mayo de 2000.
  141. ^ Nishiguchi, Nobuyuki (2 de febrero de 2001). "システムLSIの未来は、NECが拓く –設計環境の現状と今後–" [Entornos de diseño del sistema LSI, hoy y el futuro] (PDF) (en japonés). Corporación NEC.
  142. ^ YAMADA, Kazuo; NISHIMOTO, Hiroaki; DAITO, Masayuki; ONO, Hirohiko (diciembre de 2007). "Verificación del diseño del procesador mediante el emulador híbrido" (PDF) . Revista técnica de NEC . 2 (4): 51-55 .
  143. ^ "Placa de evaluación PFESiP EP-1". datasheetarchive.com (en japonés). Renesas. Agosto de 2008.
  144. ^ Placa de evaluación PFESiP EP-1 Lite 技術情報編(PDF) (en japonés) (1ª ed.). Electrónica Renesas. Septiembre de 2008. A19354JJ1V1UM00
  145. ^ "PFESiP（Plataforma para sistemas integrados en un paquete）EP Series EP-3" (PDF) (en japonés). Renesas. Mayo de 2010. Núcleo de CPU V850E2M, funcionamiento a 266 MHz como máximo
  146. ^ "Diseños de FPGA de referencia de chip complementario". www.logicbricks.com .
  147. ^ "Los kits de desarrollo logiCRAFT-CC de Xylon aceleran el desarrollo de chips complementarios FPGA para procesadores integrados populares". www.chipestimate.com .
  148. ^ "Renesas Electronics presenta la serie de microcontroladores V850 de cuarta generación con 74 dispositivos individuales para aplicaciones de carrocería, tablero de instrumentos, chasis y seguridad de automóviles" (nota de prensa). Renesas. 4 de noviembre de 2010.
  149. ^ "Renesas - Nuevas MCU para carrocería, tablero de instrumentos, chasis y aplicaciones de seguridad de automóviles". www.electropages.com .
  150. ^ "V850ES/Fx3". Renesas Electronics . Consultado el 28 de enero de 2018 .
  151. ^ "MCU de 32 bits de potencia ultrabaja de la serie V850E2/Jx4: migración desde MCU V850ES/Jx3" (PDF) . Renesas .
  152. ^ "MCU de 32 bits de potencia ultrabaja de la serie V850/Jx4" (PDF) . Renesas . Marzo de 2012.
  153. ^ Yano, Y.; Koumoto, Y.; Sato, Y. (1988). "Microprocesador V60/V70 y sus funciones de soporte de sistemas". Compendio de artículos. COMPCON Spring 88 Thirty-Third IEEE Computer Society International Conference . págs. 36–42. doi :10.1109/CMPCON.1988.4824. ISBN 0-8186-0828-5.S2CID 9186701  .
  154. ^ Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y microprogramación . 27 ( 1–5 ): 533–538 . doi :10.1016/0165-6074(89)90105-1. Resumen: Este artículo describe los requisitos para los sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para microprocesadores v60/v70 que son microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos, núcleo en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, como un esquema de programación de tareas de prioridad fija, un sistema de archivos de bloques contiguos y funciones tolerantes a fallos. De esta forma, RX-UX 832 permite a los diseñadores de sistemas utilizar Unix estándar como interfaz hombre-máquina para construir sistemas tolerantes a fallos con operatividad sofisticada y proporciona aplicaciones de software de alta calidad en microchips de alto rendimiento.


  155. ^ Norihisa Suzuki (enero de 1992). Multiprocesamiento de memoria compartida. MIT Press. p. 195. ISBN  978-0-262-19322-1.
  156. ^ "Biblioteca Synopsys DesignWare de diseño y verificación IP". www.synopsys.com . Consultado el 29 de enero de 2018 .
  157. ^ "Lucent Technologies obtiene la licencia del núcleo de microcontrolador de la familia V850 de 32 bits de NEC | EE Times". EETimes . 16 de diciembre de 1997.
  158. ^ "Relaciones corporativas: Intel y Sun anuncian alianza. NEC y Lucent firman acuerdo. Seagate y Compaq firman acuerdo de venta". HPCwire . 19 de diciembre de 1997.
  159. ^ "Texas Instruments amplía su cartera de productos TImeBuilderTM SLI basados ​​en DSP con la licencia de la arquitectura de procesador integrado V850E de NEC" (Comunicado de prensa). NEC. 29 de marzo de 1999.
  160. ^ "組み込みニュース" [Noticias incorporadas]. www.kumikomi.net (en japonés). 2001-10-01.
  161. ^ abcdef NEC (febrero de 2006). «Entorno de desarrollo de la serie V850» (PDF) . Consultado el 28 de enero de 2018 .
  162. ^ "NEC Electronics y Renesas integrarán sus operaciones comerciales y crearán la tercera mayor empresa de semiconductores del mundo" (Comunicado de prensa). NEC Corporation. 27 de abril de 2009.
  163. ^ "組み込みCPU対応コンパイラexeGCCの新バージョンを発表". www.kmckk.co.jp (en japonés). Microcomputadora de Kioto. 2008-11-12.
  164. ^ "組み込み用GNU Cコンパイラ exeGCC" [exeGCC: compilador GNU C para objetivos integrados]. www.kmckk.co.jp (en japonés).
  165. ^ ab Lui, D. Jeff Dionne, Michael Durrant y Ed. "uClinux -- Embedded Linux/Microcontroller -- uClinux: Ports!". www.uclinux.org . Archivado desde el original el 2017-02-12 . Consultado el 2018-01-26 .{{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  166. ^ ab "Linux_2_6_27 - ​​Principiantes del kernel de Linux". kernelnewbies.org .
  167. ^ Bunk, Adrian; Torvalds, Linus (24 de julio de 2008). "Eliminar el puerto v850". git.kernel.org . Intentar compilar el puerto v850 trae muchos errores de compilación, uno de ellos existe al menos desde el kernel 2.6.19. Tampoco parece haber nadie dispuesto a devolver este puerto a un estado utilizable. Por lo tanto, este parche elimina el puerto v850. Si alguien decide alguna vez revivir el puerto v850, el código seguirá estando disponible en kernels más antiguos, y no sería imposible que el puerto vuelva a ingresar al kernel si se lo mantuviera de nuevo de forma activa.



  168. ^ "Resultados de búsqueda para: lsi.nec.co.jp". Registros de cambios del kernel de Linux . 2018-02-06.
  169. ^ "uCLinux". www.ic.nec.co.jp/micro/uclinux/ . Falta el enlace para <www.ic.nec.co.jp/micro/uclinux/>
  170. ^ "LinkedIn".
  171. ^ ab "Kernel | Proyecto de código abierto Android". Proyecto de código abierto Android .
  172. ^ "Procesador" (PDF) . oss.renesas.com .
  173. ^ "Sistema" (PDF) . oss.renesas.com .
  174. ^ "arch - kernel/git/stable/linux-stable.git - Árbol estable del kernel de Linux". git.kernel.org .
  175. ^ "Resultados de búsqueda para: sh3 renesas.com". Registros de cambios del kernel de Linux .
  176. ^ "Resultados de búsqueda para: m32r renesas.com". Registros de cambios del kernel de Linux .
  177. ^ "La página de inicio de Newlib". sourceware.org . Red Hat, Inc.
  178. ^ Clifton, Nick (31 de enero de 2013). "RFA: V850: Ampliar crt0.S para la variante de arquitectura e3v5 de V850". newlib (Lista de correo).
  179. ^ "newlib/libc/sys/sysnecv850/crt0.S". chromium.googlesource.com . - native_client/nacl-newlib - Git en Google.
  180. ^ "libgloss/v850/crt0.S". chromium.googlesource.com . - native_client/nacl-newlib - Git en Google.
  181. ^ "Biblioteca de punto flotante V85x V850 Fast IEEE 754 sin regalías". www.smxrtos.com . Micro Digital.
  182. ^ Wiki del CCG. «Software de punto flotante». gcc.gnu.org . Free Software Foundation, Inc.
  183. ^ "Tipos decimales flotantes". gcc.gnu.org . Free Software Foundation, Inc. p. 6.13.
  184. ^ "Sistema operativo en tiempo real RI850MP para V850E2M de doble núcleo". Renesas Electronics .
  185. ^ "RI850V4 V2 Sistema operativo en tiempo real para la familia RH850". Renesas Electronics .
  186. ^ "RI850V4 V1 Sistema operativo en tiempo real para la familia V850". Renesas Electronics America .
  187. ^ Matsuo, Tomoyuk (15 de enero de 2004). "V850依存部について" [Con respecto a la parte dependiente del V850]. (toppers-users 1336) (Lista de correo) (en japonés).
  188. ^ "Historial de actualizaciones del kernel TOPPERS / JSP". www.toppers.jp .
  189. ^ "SO μI-TRON". www.aicp.co.jp. ​Corporación de IA.
  190. ^ "Foro TRON". www.tron.org .
  191. ^ "Sistemas operativos en tiempo real | eSOL - Desarrollador de sistemas operativos integrados en tiempo real". www.esol.com .
  192. ^ "RTOS T-Kernel extendido | eSOL - Desarrollador de sistemas operativos integrados en tiempo real". www.esol.com .
  193. ^ Aoki, Toshiaki (21 de marzo de 2016). Nakajima, Shin; Talpin, Jean-Pierre; Toyoshima, Masumi; Yu, Huafeng (eds.). "Aplicación práctica de métodos formales a sistemas automotrices" (PDF) . Informe de la reunión NII Shonan . Modelado, análisis y verificación centrados en la arquitectura de sistemas ciberfísicos. 2016 (5): 16. ISSN  2186-7437.
  194. ^ "RH850 フ ァ ミ リ 用 リ ア ル タ イ ムOS [RV850]". Electrónica Renesas (en japonés).
  195. ^ "ETAS - RTA-OS - Productos de software RTA - Productos y sistemas de software - Búsqueda de productos - Productos ETAS". www.etas.com . 18 de diciembre de 2008.
  196. ^ "RTA-OSEK NEC V850E Series con el compilador Green Hills" (PDF) . ETAS.
  197. ^ "El software OSEK 2.2 de Accelerated Technology está certificado en las familias de procesadores ARM, Infineon, Motorola y NEC. - Biblioteca gratuita en línea". www.thefreelibrary.com .
  198. ^ "EB tresos Safety OS es compatible con la cadena de herramientas HighTec - HighTec EDV-Systeme GmbH". www.hightec-rt.com .
  199. ^ "PROYECTO TOPPERS/AUTOSAR". www.toppers.jp (en japonés).
  200. ^ "eSOL lanza eMCOS Scalable POSIX-Compliant RTOS | eSOL - Desarrollador de sistemas operativos integrados en tiempo real". www.esol.com .
  201. ^ "Virtualización integrada". www.sysgo.com . SYSGO AG.
  202. ^ "Certificación de seguridad y protección". www.sysgo.com . SYSGO AG.
  203. ^ "Soporte de hardware". www.sysgo.com . SYSGO AG.
  204. ^ "Solución industrial para la automoción" (PDF) . www.sysgo.com . SYSGO AG. "Hemos desarrollado una tecnología de virtualización para nuestra arquitectura V850 para controlar múltiples sistemas en un único núcleo de CPU sin interferencias mutuas, lo que permite un control compuesto y de alta velocidad para maquinaria industrial y automoción, donde el tiempo real es esencial. SYSGO nos permite lograr una arquitectura de CPU escalable con tecnología de virtualización que ayuda a nuestros clientes a crear sistemas de desarrollo flexibles". Michiya Nakamura, gerente general, 1st MCU Business Division, Renesas Electronic Corporation
  205. ^ "Sistema operativo en tiempo real para procesadores de múltiples núcleos | eSOL - Desarrollador de sistemas operativos integrados en tiempo real". www.esol.com .
  206. ^ "NORTi Professional". www.mispo.co.jp (en japonés). MiSPO Co., Ltd.
  207. ^ "embOS V850 NEC". SEGGER - Los expertos en sistemas integrados .
  208. ^ "embOS V850 GreenHills". SEGGER - Los expertos en sistemas integrados .
  209. ^ "embOS V850 IAR". SEGGER: los expertos integrados .
  210. ^ "世界で初めてフラッシュメモリを内蔵した３２ビットＲＩＳＣ型マイクロコントローラの発売について". www.nec.co.jp (en japonés). NEC: comunicado de prensa. 12 de marzo de 1996.
  211. ^ Matsui, Kenji. "ENTORNO DE DESARROLLO DE MICROCOMPUTADORAS" (PDF) . NEC Device Technology International . 2000 (71). NEC Corporation.
  212. ^ "Soporte de semiconductores". www.mentor.com .
  213. ^ Lapides, Larry (Imperas Software Ltd) (22 de octubre de 2012). "Pruebas de software basadas en plataformas virtuales" (PDF) . elearning.renesas.com . Renesas Electronics America Inc.
  214. ^ "Control de tarjeta de memoria SD". Renesas Electronics .
  215. ^ "Opciones V850 - Uso de la colección de compiladores GNU (GCC)". gcc.gnu.org .
  216. ^ "Soluciones de software integrado V850 y RH850". www.ghs.com .
  217. ^ "gcc/config/v850". GitHub. 26 de enero de 2018.
  218. ^ "Desarrollo de NEC V850" (PDF) . Herramientas GNUPro para sistemas integrados (edición 99r1). Cygnus. 1999.
  219. ^ "Microcomputadora de Kyoto: CPU correspondientes a exeGCC". www.kmckk.co.jp (en japonés).
  220. ^ "Comunicado de prensa de exeGCC Rel. 3". www.kmckk.co.jp (en japonés). Kyoto Microcomputer. 31 de mayo de 2003.
  221. ^ "Herramientas GNU | Descargar cadenas de herramientas | Renesas V850". gcc-renesas.com . CyberTHOR Studios, Ltd.
  222. ^ "Paquete de compilador C para la familia V850". Renesas Electronics .
  223. ^ "Restricciones de uso del paquete compilador C CA850 V850" (PDF) . Renesas Electronics. 13 de septiembre de 2010.
  224. ^ "Paquete de software para V850 [SP850]". Renesas Electronics .
  225. ^ "CC-RH Compiler, Manual del usuario" (PDF) . Renesas Electronics. 1 de diciembre de 2017.
  226. ^ "Soluciones de software integrado V850 y RH850". www.ghs.com . Green Hills Software.
  227. ^ "Compiladores optimizadores de Green Hills". www.ghs.com . Green Hills Software.
  228. ^ "Herramientas de desarrollo". www.windriver.com .
  229. ^ "El compilador Diab de Wind River alcanza el nivel 2 de Automotive SPICE y nuevas mejoras aceleran el desarrollo de sistemas de vehículos seguros". www.windriver.com . Windriver Systems. 2013-11-04. NOTICIAS DESTACADAS •El proceso de desarrollo del compilador Diab de Wind River alcanza la certificación de nivel 2 de capacidad de proceso de Automotive SPICE. •El nuevo kit de calificación ISO 26262 del compilador Diab de Wind River guía a los clientes en la calificación del compilador Diab para proyectos relacionados con la seguridad. •El compilador Diab agrega soporte para los microcontroladores de la familia RH850 de Renesas.



  230. ^ "IAR Embedded Workbench". www.iar.com . 27 de noviembre de 2020.
  231. ^ "Conjunto de herramientas de desarrollo de software Renesas RH850: descripción general | TASKING". www.tasking.com .
  232. ^ "HighTec EDV Systeme GmbH". www.hightec-rt.com .
  233. ^ "Plataforma de desarrollo HighTec". www.hightec-rt.com .
  234. ^ "Producto GAIO: Serie XASS-V: las herramientas de desarrollo integradas estándar de la industria". www.gaio.com .
  235. ^ "Herramientas de software integrado GAIO". www.gaio.com .
  236. ^ "Utilidades binarias GNU: objdump". sourceware.org .
  237. ^ "radar". www.radare.org .
  238. ^ "Agrega compatibilidad con v850. por montekki · Solicitud de incorporación de cambios n.° 938 · radare/radare2". GitHub .
  239. ^ "radare/radare2". GitHub . 10 de agosto de 2022.
  240. ^ "Complemento V850 IDA Pro" . Consultado el 22 de diciembre de 2008 .
  241. ^ "Tecnología acelerada que ahora ofrece código de envío/suite para desarrolladores de laboratorio para la familia NEC V850. - Biblioteca en línea gratuita". www.thefreelibrary.com .
  242. ^ ab PARTNER Users Manual "V800 Series Common Edition" (PDF) (2.20 ed.). Midas lab. Inc. Mayo de 2000. Descripción general de PARTNER PARTNER es un depurador de nivel de fuente basado en Windows, desarrollado como PARTNERWin por Kyoto Micro Computer Co., Ltd. y adaptado para los productos de Midas lab Inc. Además de las funciones básicas como herramienta de depuración de nivel de fuente, como carga de programa, ejecución de programa, control de punto de interrupción, visualización/cambio de datos, visualización/cambio de código, existen otras funciones personalizadas para los productos de Midas lab.


  243. ^ ab "WATCHPOINT: Descarga de la última versión". www.ss-technologies.co.jp (en japonés). Sohwa & Sophia Technologies.
  244. ^ Simulador del sistema SM850 (PDF) . Renesas. 2002-10-02.
  245. ^ "Proveedor de IP: Renesas | Plataformas virtuales abiertas". www.ovpworld.org .
  246. ^ "VDK para MCU Renesas RH850". www.synopsys.com . Synopsys, Inc.
  247. ^ Herramienta de ajuste de análisis de rendimiento TW850 (PDF) (2.00 ed.). Renesas.
  248. ^ AZ850: Analizador de rendimiento del sistema (PDF) (3.30 ed.). Renesas. 2006-02-06.
  249. ^ "Herramienta de prueba unitaria compatible con GAIO ISO 26262: CoverageMaster winAMS | C0 C1 MC/DC". www.gaio.com .
  250. ^ "Analizador estático integrado: DoubleCheck". www.ghs.com .
  251. ^ "Compiladores C/C++ compatibles con la integración de compilación · Portal del cliente". support.roguewave.com .
  252. ^ "CS+ (anteriormente CubeSuite+)". Renesas Electronics .
  253. ^ ab "IE850 (anteriormente IECUBE2)". Renesas Electronics .
  254. ^ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . Renesas Electronics .
  255. ^ ab Matsumoto, Toshinobu. "NUEVA METODOLOGÍA DE EMULACIÓN QUE APOYA A LAS MICROCOMPUTADORAS DE ALTA VELOCIDAD" (PDF) . NEC Device Technology International . 1999 (53). NEC.
  256. ^ "Las herramientas de desarrollo Trace32 respaldan el MCU automotriz de Renesas: Lauterbach". Renesas Electronics .
  257. ^ "Solución MCU". sys.ndk-m.com . Naito Densei Machida Mfg. Co., Ltd.
  258. ^ ab "El nuevo emulador RISC totalmente integrado" (PDF) . Trace32 News . 1998 (1).
  259. ^ "Kyoto Microcomputer: CPU correspondiente a PARTNER-ETII". www.kmckk.co.jp (en japonés). Kyoto Microcomputer Co., Ltd.
  260. ^ "IDT JTAG/EJTAG Devices" (PDF) . Integrated Device Technology, Inc. 2000. La gran mayoría de las ofertas de la competencia han incluido un puerto de acceso de prueba (TAP) JTAG. Recientemente, han llegado productos con capacidades más mejoradas, como N-Wire/N-Trace de NEC, RISCWatch de IBM y COP de Motorola. Estas versiones de Enhanced JTAG realizan relativamente las mismas funciones y utilizan el TAP JTAG tradicional con un par de pines adicionales para un mayor control.
  261. ^ "La MPU RISC de 64 bits utiliza un esquema superescalar | EE Times". EETimes . 30 de julio de 2001.
  262. ^ Ficha técnica: MICROPROCESADOR VR5500 DE 64/32 BITS (PDF) (2.ª ed.). NEC. Septiembre de 2002. pág. 5.
  263. ^ "Interfaz JTAG de entrenamiento" (PDF) . lauterbach.com . Lauterbach. págs.  13 a 15.
  264. ^ "Grupo de trabajo del estándar JTAG IEEE 1149.1". IEEE .
  265. ^ "Emulador E1 [R0E000010KCE00]". Renesas Electronics America .
  266. ^ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . www.renesas.com . NEC Electronics (Europe) GmbH. 2004.
  267. ^ "AsmisNetShop ＞ Emulador". sys.ndk-m.com .
  268. ^ "Información sobre productos | Asistencia para el desarrollo de microcomputadoras". www.midas.co.jp (en japonés). Midas lab Inc.
  269. ^ Depurador y seguimiento de V850 (PDF) (edición del 6 de noviembre de 2017). Lauterbach.
  270. ^ Depurador y seguimiento RH850 (PDF) (edición del 6 de noviembre de 2017). Lauterbach.
  271. ^ ab "Microcontroladores Renesas RH850". iSYSTEM .
  272. ^ "RH850 ICE". POC (en japonés).
  273. ^ "adviceLUNA II". PERSPECTIVA DTS .
  274. ^ "Compiladores de soporte". DTS INSIGHT .
  275. ^ "PALMiCE3 V850". www.computex.co.jp .
  276. ^ "Sonda universal azul: compatible con el depurador WATCHPOINT". www.ss-technologies.co.jp (en japonés). Sohwa & Sophia Technologies.
  277. ^ "JTAG ICE: PARTNER-Jet". www.kmckk.co.jp (en japonés). Kyoto Micro Computer.
  278. ^ PowerTrace para NEXUS (PDF) . Lauterbach. 2013-06-14.
  279. ^ "Analizador en chip". Trident infosol .
  280. ^ "TESSERA TECHNOLOGY INC". www.tessera.co.jp (en japonés).
  281. ^ "Servicio de programación de ROM". MINATO HOLDINGS INC. (en japonés).
  282. ^ "¿Qué es el estándar IEEE 1532? | Keysight (anteriormente Electronic Measurement de Agilent)".
  283. ^ ICL3221, ICL3222, ICL3223, ICL3232, ICL3241, ICL3243: Hoja de datos (PDF) (22.00 ed.). 2015-09-01.
  284. ^ ab "Lista de MCU compatibles con Renesas Flash Programmer V2". Renesas Electronics .
  285. ^ "Renesas Flash Programmer (GUI de programación) [V2]". Renesas Electronics .
  286. ^ "Renesas Flash Programmer (GUI de programación)". Renesas Electronics .
  287. ^ Manual del usuario del programador de memoria flash PG-FP6 V1.01 (PDF) (1.00 ed.). Renesas. 2018-02-20.
  288. ^ Hoja de datos UPD70P3000 (PDF) (3.00 ed.). Renesas. 1997-08-01.
  289. ^ Hoja de datos UPD70P3002 (PDF) (3.00 ed.). Renesas. 1997-07-01.
  290. ^ Manual del usuario de PG-1500 (PDF) (4.00 ed.). Renesas. 1997-05-01.
  291. ^ Hoja de datos UPD27C1001A (PDF) . NEC.
  292. ^ Jordan, Larry T., Seeq Technology, Inc. (18 de septiembre de 1981). "US 4,451,903A: Método y dispositivo para codificar información de producto y programación en semiconductores" (PDF) . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de los Estados Unidos. {{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  293. ^ Ciertos dispositivos semiconductores de microcontroladores de memoria flash, EEPROM, EPROM y Flash y productos que los contienen, Inv. 337-TA-395. DIANE Publishing. ISBN  9781457824975.
  294. ^ "Chips de lectura/escritura VVDI PROG con cables Reflash ECU/MCU/MC9S12 | Blog oficial de OBDexpress.co.uk". blog.obdexpress.co.uk .
  • Fotografía del V850 (quizás el V851) presentado en 1994 por Nikkei BP (en japonés, requiere registro)
  • Foto del V853 en el comunicado de prensa de NEC (en japonés)
  • Estado actual de la CPU integrada en el diseño de SoC, NEC Tech. Journal 1-5 pp.38-45 (diciembre de 2006)
  • Renesas: Descripción general de la arquitectura V850, alto rendimiento y eficiencia energética
  • Manual del usuario, arquitectura de microcontrolador de un solo chip de 32 bits de la familia V850
Obtenido de "https://es.wikipedia.org/w/index.php?title=V850&oldid=1257610177"