Conjunto de instrucciones comprimido

La desventaja del enfoque RISC es que muchas instrucciones simplemente no requieren cuatro bytes. Por ejemplo, la instrucción Logical Shift Left desplaza los bits de un registro hacia la izquierda. En el 6502, que solo tiene un único registro aritmético A, esta instrucción puede representarse completamente mediante su código de operación de 8 bits $06. ^{[ 1 ]} En procesadores con más registros, todo lo que se necesita es el código de operación y el número de registro, otros 4 o 5 bits. En MIPS, por ejemplo, la instrucción solo necesita un código de operación de 6 bits y un número de registro de 5 bits para un total de 11 bits. Pero, como ocurre con la mayoría de los diseños RISC, la instrucción aún ocupa 32 bits completos. Como este tipo de instrucciones son relativamente comunes, los programas RISC generalmente ocupan más memoria que el mismo programa en un procesador de longitud variable. ^{[ 4 ] [ a ]}

En la década de 1980, cuando el concepto RISC comenzaba a surgir, el aumento del tamaño de los programas era un motivo de queja común. A medida que las instrucciones ocupaban más espacio, el sistema tenía que dedicar más tiempo a leerlas de la memoria. Se sugirió que estos accesos adicionales podrían ralentizar el programa. Sin embargo, extensas pruebas de rendimiento demostraron que RISC era más rápido en casi todos los casos, y este argumento se desvaneció. No obstante, existen casos en los que el uso de la memoria sigue siendo una preocupación, independientemente del rendimiento, como en sistemas pequeños y aplicaciones embebidas. Incluso a principios de la década de 2000, el precio de la DRAM era tan elevado que los dispositivos sensibles al costo tenían memoria limitada. Fue para este mercado que Hitachi desarrolló el diseño SuperH . ^{[ 6 ]}

En los primeros diseños de SuperH, SH-1 a SH-4, las instrucciones siempre ocupaban 16 bits. El conjunto de instrucciones resultante tenía limitaciones prácticas; por ejemplo, solo podía realizar operaciones matemáticas de dos operandos de la forma A = A + B, mientras que la mayoría de los procesadores de la época utilizaban el formato de tres operandos, A = B + C. Al eliminar un operando, se eliminaban cuatro bits de la instrucción (hay 16 registros, que necesitan 4 bits), aunque esto conllevaba una mayor complejidad en la escritura del código matemático. Para los mercados a los que se dirigía SuperH, esta era una compensación fácil de asumir. Una ventaja significativa del formato de 16 bits es que la caché de instrucciones ahora almacena el doble de instrucciones para cualquier cantidad dada de SRAM . Esto permite que el sistema funcione a velocidades más altas, aunque parte de esto podría verse mitigado por el uso de instrucciones adicionales necesarias para realizar operaciones que podrían realizarse con una sola instrucción de 3 operandos. ^{[ 7 ]}

Para el SH-5, Hitachi adoptó un formato de instrucción de 32 bits. Para garantizar la compatibilidad con sus diseños anteriores, incluyó un segundo conjunto de instrucciones, SHcompact. SHcompact mapeaba las instrucciones originales de 16 bits en una sola dirección a la instrucción interna de 32 bits; no realizaba múltiples instrucciones como ocurría en los procesadores microcodificados anteriores , sino que simplemente ofrecía un formato más pequeño para la misma instrucción. Esto permitió portar fácilmente los programas originales de formato pequeño al nuevo SH-5, sin aumentar significativamente la complejidad del decodificador de instrucciones . ^{[ 8 ]}

ARM obtuvo licencias de varias patentes de Hitachi sobre aspectos del diseño de instrucciones y las utilizó para implementar sus instrucciones Thumb. Los procesadores ARM con una "T" en su nombre incluían este conjunto de instrucciones además de sus versiones originales de 32 bits, y podían cambiarse del modo de 32 al de 16 bits sobre la marcha mediante el BXcomando. En el modo Thumb, solo son visibles los ocho registros superiores de los dieciséis registros normales de ARM, pero estos son los mismos registros que en el modo de 32 bits y, por lo tanto, se pueden pasar datos entre Thumb y el código normal utilizando esos registros. Cada instrucción Thumb era una contraparte de una versión de 32 bits, por lo que Thumb era un subconjunto estricto del ISA original. ^{[ 9 ]} Una diferencia clave entre el modelo de ARM y SuperH es que Thumb conserva algunas instrucciones de tres operandos en el formato de 16 bits, lo que se logró reduciendo el archivo de registros visibles a ocho, por lo que solo se requieren 3 bits para seleccionar un registro. ^{[ 10 ]}

La arquitectura MIPS también añadió un conjunto comprimido similar en su MIPS16e, que es muy similar a Thumb. También permite el uso de solo ocho registros, aunque no se trata simplemente de los primeros ocho; el diseño MIPS utiliza el registro 0 como registro cero , por lo que los registros 0 y 1 en modo de 16 bits se asignan a los registros 16 y 17 de MIPS32. La mayoría de los demás detalles del sistema son similares a Thumb. ^{[ 11 ]} Asimismo, la última versión de la Power ISA , anteriormente PowerPC , incluye las instrucciones "VLE", que son esencialmente idénticas. Estas se añadieron a petición de Freescale Semiconductor , cuyo interés en Power se centra principalmente en el mercado de sistemas embebidos. ^{[ 12 ]}

A partir de 2015, muchos procesadores adoptaron un formato de 64 bits. Generalmente, conservaron un formato de instrucciones de 32 bits, pero ampliaron los registros internos a un formato de 64 bits. Según la definición original, se trata de instrucciones comprimidas, ya que son más pequeñas que el tamaño de la palabra de datos básica. Sin embargo, este término no se utiliza en este contexto; las referencias a instrucciones comprimidas se refieren invariablemente a versiones de 16 bits. ^{[ 13 ]}

• Weaver, Vincent; McKee, Sally (2009). Problemas de densidad de código para nuevas arquitecturas (PDF) . ICCD 2009.
• Verts, William (30 de enero de 2004). "El procesador 6502" (PDF) . Universidad de Massachusetts .
• Lemieux, Joe (24 de septiembre de 2004). "Introducción al pulgar ARM" . Embedded .
• Motor RISC SuperH SH-1/SH-2 (PDF) . Hitachi America. 3 de septiembre de 1996.