
Kendall Square Research ( KSR ) fue una empresa de supercomputadoras con sede original en Kendall Square , Cambridge , Massachusetts , en 1986, cerca del Instituto Tecnológico de Massachusetts (MIT). Fue cofundada por Steven Frank [ 1 ] y Henry Burkhardt III, quien anteriormente había ayudado a fundar Data General y Encore Computer , y formó parte del equipo original que diseñó la PDP-8 . KSR produjo dos modelos de supercomputadora: la KSR1 y la KSR2. Quebró en 1994.
Tecnología
Los sistemas KSR ejecutaban una versión especialmente personalizada del sistema operativo OSF/1 , una variante de Unix , con programas compilados mediante una adaptación específica para KSR de los compiladores C y FORTRAN de Green Hills Software . La arquitectura era de memoria compartida, implementada como una arquitectura de memoria exclusivamente caché o "COMA". Al ser completamente caché, la memoria migraba y replicaba dinámicamente de forma coherente según el patrón de acceso de cada procesador. Los procesadores estaban organizados en una jerarquía de anillos, y el sistema operativo gestionaba la migración de procesos y el acceso a los dispositivos. La decodificación de instrucciones estaba cableada y se utilizaba la segmentación (pipelining). Cada procesador KSR1 era una CPU RISC ( computación de conjunto de instrucciones reducido ) de 64 bits, con una frecuencia de reloj de 20 MHz y capaz de alcanzar un rendimiento máximo de 20 millones de instrucciones por segundo (MIPS) y 40 millones de operaciones de coma flotante por segundo (M FLOPS ). Se podían configurar hasta 1088 de estos procesadores en un solo sistema, con un mínimo de ocho. El KSR2 duplicó la frecuencia de reloj a 40 MHz y admitía más de 5000 procesadores. El chipset KSR-1 fue fabricado por Sharp Corporation, mientras que el chipset KSR-2 fue fabricado por Hewlett-Packard .
Software
Además de las aplicaciones científicas tradicionales , KSR, en colaboración con Oracle Corporation , se dirigió al mercado de bases de datos masivamente paralelas para aplicaciones comerciales. Los modelos KSR-1 y -2 eran compatibles con los lenguajes de programación COBOL y C / C++ de Micro Focus, así como con la base de datos Oracle y el sistema de gestión de bases de datos orientadas a objetos MATISSE de ADB, Inc. Su propio producto, el KSR Query Decomposer, complementaba las funciones del producto Oracle para usos SQL . También se incluía el monitor de transacciones TUXEDO para OLTP. El programa KAP (Kuck & Associate Preprocessor) proporcionaba el preprocesamiento para el análisis y la paralelización del código fuente . El entorno de ejecución se denominaba PRESTO y era un gestor de subprocesos múltiples compatible con POSIX .

Hardware
El procesador KSR-1 se implementó como un conjunto de cuatro chips en tecnología CMOS (semiconductor complementario de óxido metálico ) de 1,2 micrómetros. Estos chips eran: la unidad de ejecución de celdas, la unidad de punto flotante , la unidad aritmético-lógica y la unidad de E/S externa (XIO). La CEU gestionaba la búsqueda de instrucciones (dos por ciclo de reloj) y todas las operaciones que involucraban memoria, como cargas y almacenamientos. Se utilizaban direcciones de 40 bits, pasando posteriormente a direcciones completas de 64 bits. La unidad de enteros tenía 32 registros de 64 bits. La unidad de punto flotante se describe más adelante. La XIO tenía una capacidad de transferencia de 30 MB /s a los dispositivos de E/S. Incluía 64 registros de control y de datos.
El procesador KSR era un VLIW de 2 bits, con instrucciones de 6 tipos: referencia a memoria (carga y almacenamiento), ejecución, flujo de control, control de memoria, E/S e inserción. Las instrucciones de ejecución incluían aritmética, lógica y conversión de tipos. Generalmente tenían formato de registro triádico. El flujo de control se refería a bifurcaciones y saltos. Las instrucciones de bifurcación eran de dos ciclos. El programador (o compilador) podía controlar implícitamente el comportamiento de anulación de las dos instrucciones subsiguientes que se iniciarían durante la bifurcación. Las opciones eran: conservar siempre los resultados, conservar los resultados si la prueba de bifurcación es verdadera o conservar los resultados si la prueba de bifurcación es falsa. El control de memoria proporcionaba primitivas de sincronización. Se proporcionaban instrucciones de E/S. Las instrucciones de inserción eran forzadas a un flujo por un coprocesador . Las instrucciones de carga y almacenamiento insertadas se utilizaban para transferencias de acceso directo a memoria (DMA). Las instrucciones de memoria insertadas se utilizaban para mantener la coherencia de la caché. Se podían conectar nuevos coprocesadores al mecanismo de instrucciones de inserción. Se admitía la aritmética de punto flotante estándar IEEE . Se incluían sesenta y cuatro registros de 64 bits.
El siguiente ejemplo de ensamblador KSR realiza una llamada indirecta a un procedimiento con una dirección almacenada en el bloque constante del procedimiento, guardando la dirección de retorno en el registro c14. También guarda el puntero de marco, carga el registro entero cero con el valor 3 e incrementa el registro entero 31 sin modificar los códigos de condición. La mayoría de las instrucciones tienen una ranura de retardo de 2 ciclos y estas ranuras no están interconectadas , por lo que deben programarse explícitamente; de lo contrario, el riesgo resultante implica que a veces se cargan valores incorrectos.
finop ; movb8_8 %i2,%c10 finop; cxnop finop; cxnop add8.ntr 75,%i31,%i31; ld8 8(%c10),%c4 finop ; st8 %fp,504(%sp) finop; cxnop movi8 3, %i0 ; jsr %c14,16(%c4)
En el diseño KSR, toda la memoria se trataba como caché. El diseño no contemplaba una ubicación de inicio para reducir la sobrecarga de almacenamiento y permitir la migración/replicación dinámica y transparente de la memoria mediante software, según su uso. Se empleó una arquitectura Harvard , con un bus independiente para instrucciones y memoria. Cada placa de nodo contenía 256 KB de caché de instrucciones y de datos, esencialmente la caché primaria. Cada nodo disponía de 32 MB de memoria para la caché principal. La arquitectura del sistema se basaba en memoria virtual compartida, distribuida físicamente en la máquina. El programador o la aplicación solo veían un espacio de direcciones contiguo, delimitado por una dirección de 40 bits. El tráfico entre nodos se transmitía a una velocidad de hasta 4 gigabytes por segundo. Los 32 megabytes por nodo, en conjunto, conformaban la memoria física de la máquina.
En el sistema se podían utilizar procesadores de entrada/salida especializados , que proporcionaban E/S escalables. Un KSR1 de 1088 nodos podía tener 510 canales de E/S con un ancho de banda agregado superior a 15 GB /s. Se admitían interfaces como Ethernet , FDDI e HIPPI .
Historia
A medida que la empresa crecía rápidamente para entrar en producción, a finales de la década de 1980 se trasladó a 170 Tracer Lane, Waltham, Massachusetts .
KSR reorientó sus esfuerzos del ámbito científico al comercial, centrándose en bases de datos relacionales paralelas y operaciones OLTP. Posteriormente, abandonó el negocio del hardware, pero continuó comercializando algunos de sus productos de software para el almacenamiento y análisis de datos.
El primer sistema KSR1 se instaló en 1991. Con un nuevo hardware de procesador, un nuevo hardware de memoria y una arquitectura de memoria novedosa, un nuevo puerto de compilador, una nueva versión de un sistema operativo relativamente nuevo y vulnerabilidades de memoria expuestas, los primeros sistemas se caracterizaron por fallos frecuentes. KSR denominó a su arquitectura de memoria exclusivamente caché (COMA) con el nombre comercial Allcache ; los problemas de fiabilidad de los primeros sistemas le valieron el apodo de Allcrash , aunque la memoria no era necesariamente la causa principal de los fallos. Se vendieron algunos modelos KSR1 y, mientras se lanzaba el KSR2, la empresa quebró en medio de irregularidades contables relacionadas con la sobreestimación de los ingresos.
KSR utilizó un procesador propietario porque los procesadores de 64 bits no estaban disponibles comercialmente. Sin embargo, esto puso a la pequeña empresa en la difícil situación de tener que diseñar tanto el procesador como el sistema. Los procesadores KSR se lanzaron en 1991 con una frecuencia de 20 MHz y una velocidad de 40 MFlops. En aquel entonces, el Intel 80486 de 32 bits funcionaba a 50 MHz y 50 MFlops. Cuando se lanzó el DEC Alpha de 64 bits en 1992, alcanzaba hasta 192 MHz y 192 MFlops, mientras que el KSR2 de 1992 funcionaba a 40 MHz y 80 MFlops.
Uno de los clientes del KSR2, el Laboratorio Nacional del Noroeste del Pacífico , una instalación del Departamento de Energía de los Estados Unidos , compró una enorme cantidad de piezas de repuesto y mantuvo sus máquinas en funcionamiento durante años después de la desaparición del KSR.
KSR, junto con muchos de sus competidores (véase más abajo), quebró durante el colapso del mercado de supercomputadoras a principios de la década de 1990. KSR cesó sus operaciones en febrero de 1994, cuando sus acciones fueron excluidas de la bolsa de valores.
En abril de 1996, la SEC presentó una demanda contra la empresa y varios directivos (Burkhardt III, director ejecutivo y presidente; Peter Appleton Jones, el ejecutivo de ventas de mayor rango; y Karl G Wassman III, director financiero y director administrativo) por emitir estados financieros materialmente falsos y engañosos durante seis trimestres de 1992 y 1993. Estas personas y Thomas J MacCormack, director de administración de contratos, también fueron acusados de vender acciones de KSR estando en posesión de información material no pública . [ 2 ] Si bien nadie admitió ni negó haber cometido irregularidades, todos los implicados llegaron a un acuerdo. [ 2 ] [ 3 ] A todos se les ordenó pagar restituciones que representaban las pérdidas evitadas, así como multas e intereses acumulados. Burkhardt pagó aproximadamente 1,1 millones de dólares; MacCormack, más de 31.000 dólares. [ 2 ] Aunque a Wassman se le ordenó pagar más de $200,000 y a Appleton Jones más de $300,000, mientras tanto habían gastado sus ganancias ilícitas y todas las multas excepto $40,000 cada una fueron condonadas "por incapacidad demostrada para pagar una cantidad mayor". [ 2 ] [ 3 ]
Competencia
Entre los competidores de KSR se encontraban MasPar Computer Corporation , Thinking Machines , Meiko Scientific y varias empresas tradicionales (que aún siguen en activo) como IBM e Intel .
Referencias
- ↑ "Simposio sobre memoria compartida virtual" . Consultado el 23 de enero de 2009 .
- 1 2 3 4 "DENUNCIA CONTRA KENDALL SQUARE RESEARCH CORP., HENRY BURKHARDT III, PETER JONES Y KARL WASSMANN III" (PDF) . SEC News Digest . N.° 96–79 . 29 de abril de 1996. Consultado el 1 de agosto de 2024 .
- 1 2 "SENTENCIAS DEFINITIVAS DICTADAS EN SEC v. KENDALL SQUARE, ET AL" (PDF) . SEC News Digest . N.° 96–215 . 12 de noviembre de 1996. Consultado el 1 de agosto de 2024 .
Lecturas adicionales
- "TECNOLOGÍA EMPRESARIAL; Reservorios de memoria, olas de controversia" John Markoff, The New York Times - 29 de enero de 1992
- Establecimientos en Massachusetts en 1986
- Disoluciones del Estado en Massachusetts en 1994
- Empresas estadounidenses fundadas en 1986.
- Las empresas estadounidenses se disolvieron en 1994.
- Empresas informáticas fundadas en 1986
- Las empresas informáticas se disolvieron en 1994.
- Empresas con sede en Cambridge, Massachusetts.
- Empresas informáticas desaparecidas con sede en Massachusetts
- Empresas informáticas desaparecidas de los Estados Unidos
- Empresas de hardware informático desaparecidas
- Empresas de sistemas informáticos desaparecidas
- Supercomputadoras