MasPar

MasPar Computer Corporation fue un proveedor de minisupercomputadoras fundado en 1987 por Jeff Kalb. La empresa tenía su sede en Sunnyvale, California .

Mientras Kalb era vicepresidente de la división de Digital Equipment Corporation (DEC) que construía circuitos integrados , algunos investigadores de esa división estaban construyendo una supercomputadora basada en la supercomputadora MPP (procesador masivo paralelo) de Goodyear. Los investigadores de DEC mejoraron la arquitectura mediante:

• haciendo que los elementos del procesador sean de 4 bits en lugar de 1 bit ^[1]
• aumentando la conectividad de cada elemento del procesador a 8 vecinos desde 4.
• añadiendo una interconexión global para todos los elementos de procesamiento, que era un conmutador triplemente redundante que era más fácil de implementar que un conmutador de barra transversal completa .

Después de que Digital decidiera no comercializar el proyecto de investigación, Kalb decidió fundar una empresa para vender este minisuperordenador. En 1990 se entregó el producto de primera generación, el MP-1. En 1992 se envió el siguiente MP-2. La empresa vendió más de 200 sistemas.

MasPar junto con nCUBE criticaron el apoyo gubernamental abierto, por parte de DARPA , a los competidores Intel para sus supercomputadoras personales hipercubicas ( iPSC ) y la máquina de conexión de máquinas pensantes en las páginas de Datamation .

Muestras de MP MasPar, del Centro de Vuelo Espacial Goddard de la NASA , están almacenadas en el Museo de Historia de la Computación .

MasPar ofreció una familia de máquinas SIMD , en segundo lugar suministradas por DEC. Las unidades de procesamiento son propietarias.

No existía el MP-3. MasPar abandonó el negocio de hardware informático en junio de 1996, deteniendo todo el desarrollo de hardware y transformándose en una nueva empresa de software de minería de datos llamada NeoVista Software. NeoVista fue adquirida por Accrue Software en 1999, que a su vez vendió la división a JDA Software en 2001. ^{[2] [3]}

MasPar es único en su género por ser un fabricante de supercomputadoras SIMD (a diferencia de las máquinas vectoriales ). En este enfoque, una colección de ALU escuchan un programa transmitido desde una fuente central. Las ALU pueden realizar su propia búsqueda de datos, pero todas están bajo el control de una unidad de control de matriz central. Hay un reloj central. El énfasis está puesto en la eficiencia de las comunicaciones y la baja latencia. La arquitectura de MasPar está diseñada para escalar y equilibrar el procesamiento, la memoria y la comunicación.

El Maspar MP-1 PE y el posterior Maspar MP-2 PE compatible con binarios son chips CMOS totalmente personalizados , diseñados internamente ^[1] y fabricados por varios proveedores como HP o TI .

La unidad de control de matriz (ACU) se encarga de la obtención de instrucciones. Es una arquitectura de carga y almacenamiento . La arquitectura MasPar es Harvard en un sentido amplio. La ACU implementa una obtención de instrucciones microcodificadas , pero logra una instrucción por ciclo similar a la de RISC. Las unidades aritméticas, ALU con capacidad de obtención de datos, se implementan de 32 en un chip. Cada ALU está conectada de manera vecinal a otras 8. Las conexiones de borde se llevan fuera del chip. En este esquema, los perímetros pueden estar envueltos en toroides . Se pueden conectar hasta 16.384 unidades dentro de los confines de un gabinete. Un enrutador global, esencialmente un conmutador de barras cruzadas , proporciona E/S externa a la matriz de procesadores.

El chip MP-2 PE contiene 32 elementos de procesador, cada uno de ellos una ALU completa de 32 bits con punto flotante, registros y un desplazador de barril . Solo se ha eliminado la función de obtención de instrucciones y se ha colocado en la ACU. El diseño del PE se replica literalmente 32 veces en el chip. El chip está diseñado para interactuar con la DRAM , con otros chips de matriz de procesadores y con chips de enrutador de comunicaciones.

Cada ALU, llamada segmento PE, contiene sesenta y cuatro registros de 32 bits que se utilizan tanto para números enteros como para coma flotante. Los registros son direccionables tanto por bits como por bytes . La unidad de coma flotante maneja aritmética de precisión simple y doble en números con formato IEEE . Cada segmento PE contiene dos registros para la dirección de memoria de datos y los datos. Cada PE también tiene dos puertos seriales de un bit, uno para la comunicación entrante y otro para la saliente con su vecino más cercano. La dirección de la comunicación se controla globalmente. Los PE también tienen rutas entrantes y salientes a un enrutador global para E/S. Un puerto de transmisión permite que una única instancia de datos sea "promocionada" a datos paralelos. Alternativamente, los datos globales pueden ser "OR-ed" a un resultado escalar.

Los enlaces seriales admiten comunicación bit-serial de 1 Mbyte/s que permite una comunicación coordinada registro-registro entre procesadores. Cada procesador tiene su propia memoria local, implementada en DRAM. No se incluye memoria interna en los procesadores. Se utiliza decodificación de instrucciones microcodificadas.

Los 32 PE de un chip se agrupan en dos grupos que comparten una interfaz de memoria común, o máquina M, para el acceso. Un marcador global lleva un registro del uso de la memoria y los registros. La ruta a la memoria tiene 16 bits de ancho. Se admiten los formatos big endian y little endian. Cada procesador tiene sus propios 64 Kbytes de memoria. Se admiten tanto el direccionamiento directo como el indirecto de la memoria de datos.

El chip está implementado en CMOS metálico de dos niveles y 1,0 micrómetros , disipa 0,8 vatios y está encapsulado en un PQFP de 208 pines . Se utiliza una frecuencia de reloj relativamente baja de 12,5 MHz.

Las máquinas Maspar tienen como interfaz una máquina host, normalmente una VAX . Se accede a ellas mediante extensiones de Fortran y C. Se admiten los sistemas IEEE de punto flotante de precisión simple y doble.

No hay caché para las ALU. No se requiere caché debido a que la interfaz de memoria funciona a una velocidad acorde con los accesos a los datos de la ALU.

Las ALU no implementan la gestión de memoria para la memoria de datos. La ACU utiliza memoria virtual paginada a demanda para la memoria de instrucciones.

Como truco publicitario, MasPar repartió tarjetas de visita con un chip MP-2 PE laminado en ellas.

• Goodyear MPP
• DAP de la CIP
• Corporación de máquinas pensantes
• Parsytec
• SUPRENO

• La historia del capital riesgo según Ian Kaplan