Intel iPSC

La Intel Personal SuperComputer ( Intel iPSC ) fue una línea de productos de computadoras paralelas de las décadas de 1980 y 1990. La iPSC/1 fue reemplazada por la Intel iPSC/2 y luego por la Intel iPSC/860 .

En 1984, Justin Rattner se convirtió en gerente del grupo de Computadoras Científicas de Intel en Beaverton, Oregón . Contrató a un equipo que incluía al matemático Cleve Moler . ^{[ 1 ]} El iPSC utilizaba una topología de interconexión de hipercubos entre los procesadores, inspirada internamente en el proyecto de investigación Cubo Cósmico de Caltech . Por esa razón, se configuró con nodos numerados como potencias de dos, que corresponden a las esquinas de hipercubos de dimensión creciente. ^{[ 2 ]}

Intel anunció el iPSC/1 en 1985, con entre 32 y 128 nodos conectados mediante Ethernet en un hipercubo. El sistema era administrado por una computadora personal de la era PC/AT que ejecutaba Xenix , el "administrador del cubo". ^{[ 3 ]} Cada nodo tenía una CPU 80286 con un coprocesador matemático 80287 , 512 KB de RAM y ocho puertos Ethernet (siete para la interconexión del hipercubo y uno para comunicarse con el administrador del cubo). ^{[ 1 ]}

Una interfaz de paso de mensajes llamada NX, desarrollada por Paul Pierce, evolucionó a lo largo de la vida de la línea iPSC. ^{[ 4 ]} Debido a que solo el gestor de cubos tenía conexiones con el mundo exterior, el desarrollo y la depuración de aplicaciones eran difíciles. ^{[ 5 ]}

Los modelos básicos eran el iPSC/d5 (hipercubo de cinco dimensiones con 32 nodos), el iPSC/d6 (seis dimensiones con 64 nodos) y el iPSC/d7 (siete dimensiones con 128 nodos). Cada gabinete tenía 32 nodos, y los precios llegaban hasta aproximadamente medio millón de dólares para el modelo iPSC/d7 de cuatro gabinetes. ^{[ 1 ]} También estaban disponibles modelos con memoria adicional (iPSC-MX) y procesador vectorial (iPSC-VX), en los tres tamaños. Asimismo, estaba disponible un hipercubo de cuatro dimensiones (iPSC/d4), con 16 nodos. ^{[ 6 ]}

iPSC/1 fue considerada la primera computadora paralela construida con componentes comerciales estándar . ^{[ 7 ]} Esto le permitió llegar al mercado casi al mismo tiempo que su competidora nCUBE , a pesar de que el proyecto nCUBE había comenzado antes. Cada gabinete de iPSC medía (en total) 127  cm x 41  cm x 43  cm. El rendimiento total de la computadora se estimó en 2 M FLOPS . El ancho de memoria era de 16 bits.

La unidad serial #1 iPSC/1 con 32 nodos fue entregada al Laboratorio Nacional de Oak Ridge en 1985. ^{[ 8 ] [ 9 ]}

El Intel iPSC/2 se anunció en 1987. Estaba disponible en varias configuraciones, siendo la configuración básica un gabinete con 16 procesadores Intel 80386  a 16 MHz, cada uno con 4  MB de memoria y un coprocesador 80387 en el mismo módulo. ^{[ 10 ]} El sistema operativo y los programas de usuario se cargaban desde una PC de administración. Esta PC era típicamente una Intel 301 con una tarjeta de interfaz especial. En lugar de Ethernet,  se utilizaba un módulo Direct-Connect personalizado con ocho canales de aproximadamente 2,8 Mbyte/s de velocidad de datos cada uno para la interconexión del hipercubo. ^{[ 10 ]} El hardware de interconexión personalizado resultó en un mayor costo, pero redujo los retrasos de comunicación. ^{[ 11 ]} El software en el procesador de administración se llamaba Administrador de recursos del sistema en lugar de "administrador de cubo". El sistema permite la expansión hasta 128 nodos, cada uno con procesador y coprocesador. ^{[ 12 ]}

Los módulos base podían actualizarse a la versión SX ( Scalar eXtension) añadiendo una unidad de punto flotante Weitek 1167. ^{[ 13 ]} Otra configuración permitía emparejar cada módulo de procesador con un módulo VX (Vector eXtension) con unidades dedicadas de multiplicación y suma. Esto tiene la desventaja de que el número de ranuras disponibles para tarjetas de interfaz se reduce a la mitad. Disponer de varios gabinetes como parte del mismo sistema iPSC/2 es necesario para ejecutar el número máximo de nodos y permitirles conectarse a los módulos VX. ^{[ 14 ]}

Los nodos de iPSC/2 ejecutaban el sistema operativo propietario NX/2, mientras que la máquina host ejecutaba System V o Xenix . ^{[ 15 ]} Los nodos podían configurarse como el iPSC/1 sin almacenamiento en disco local, o utilizar una de las conexiones del módulo Direct-Connect con un sistema de archivos en clúster (denominado sistema de archivos concurrente en ese momento). ^{[ 14 ] [ 16 ]} El uso de elementos de computación de nodo más rápidos y del sistema de interconexión mejoró el rendimiento de las aplicaciones con respecto al iPSC/1. ^{[ 17 ] [ 18 ]} Se estima que se construyeron 140 sistemas iPSC/2. ^{[ 19 ]}

Intel anunció el iPSC/860 en 1990. El iPSC/860 constaba de hasta 128 elementos de procesamiento conectados en un hipercubo, cada elemento compuesto por un microprocesador Intel i860 a 40–50 MHz o un  Intel 80386. ^{[ 20 ]} La memoria por nodo se incrementó a 8 MB y se utilizó un módulo de conexión directa similar, lo que limitó el tamaño a 128 nodos. ^{[ 21 ]}

Uno de los clientes fue el Laboratorio Nacional de Oak Ridge . ^{[ 20 ]} El rendimiento del iPSC/860 se analizó en varios proyectos de investigación. ^{[ 22 ] [ 23 ]} El iPSC/860 también fue la plataforma de desarrollo original para el motor de trazado de rayos paralelo Tachyon ^{[ 24 ] [ 25 ]} que pasó a formar parte del benchmark SPEC MPI 2007 y todavía se usa ampliamente hoy en día. ^{[ 26 ]} La línea iPSC fue reemplazada por un proyecto de investigación llamado Touchstone Delta en el Instituto Tecnológico de California que evolucionó hasta convertirse en el Intel Paragon .