Multiprocesamiento (arquitectura de computadoras)

Si un hilo experimenta muchos fallos de caché , los demás hilos pueden seguir aprovechando los recursos informáticos no utilizados, lo que puede acelerar la ejecución general, ya que estos recursos habrían permanecido inactivos si solo se ejecutara un hilo. Asimismo, si un hilo no puede utilizar todos los recursos informáticos de la CPU (debido a que las instrucciones dependen de los resultados de los demás), la ejecución de otro hilo puede evitar que dichos recursos queden inactivos.

Los hilos múltiples pueden interferir entre sí al compartir recursos de hardware como cachés o búferes de traducción anticipada (TLB). Como resultado, los tiempos de ejecución de un solo hilo no mejoran e incluso pueden empeorar, aunque solo se esté ejecutando un hilo, debido a frecuencias más bajas o etapas de canalización adicionales necesarias para dar cabida al hardware de conmutación de hilos.

La eficiencia general varía; Intel afirma una mejora de hasta el 30 % con su tecnología Hyper-Threading , ^{[ 1 ]} mientras que un programa sintético que simplemente realiza un bucle de operaciones de punto flotante dependientes no optimizadas obtiene una mejora de velocidad del 100 % cuando se ejecuta en paralelo. Por otro lado, los programas en lenguaje ensamblador ajustados manualmente que utilizan extensiones MMX o AltiVec y realizan precargas de datos (como lo haría un buen codificador de vídeo) no sufren fallos de caché ni recursos de computación inactivos. Por lo tanto, dichos programas no se benefician del multihilo por hardware y, de hecho, pueden experimentar una degradación del rendimiento debido a la contención por recursos compartidos.

Desde el punto de vista del software, la compatibilidad del hardware con el procesamiento multihilo es más evidente para el software, lo que requiere más cambios tanto en los programas de aplicación como en los sistemas operativos que el procesamiento multiproceso. Las técnicas de hardware utilizadas para soportar el procesamiento multihilo suelen ser similares a las técnicas de software utilizadas para la multitarea informática . La planificación de hilos también representa un problema importante en el procesamiento multihilo.

La fusión de datos de dos procesos a menudo puede generar costos significativamente más altos en comparación con el procesamiento de los mismos datos en un solo hilo, potencialmente en dos o más órdenes de magnitud debido a gastos generales como la comunicación y la sincronización entre procesos. ^{[ 2 ] [ 3 ] [ 4 ]}

El objetivo del multihilo de grano fino es eliminar todas las pausas por dependencia de datos en la canalización de ejecución . Dado que un hilo es relativamente independiente de los demás, hay menos probabilidades de que una instrucción en una etapa de la canalización necesite la salida de una instrucción anterior. Conceptualmente, es similar a la multitarea preventiva utilizada en los sistemas operativos; una analogía sería que el intervalo de tiempo asignado a cada hilo activo es un ciclo de CPU.

Por ejemplo:

1. Ciclo i + 1 : se emite una instrucción desde el hilo B.
2. Ciclo i + 2 : se emite una instrucción desde el hilo C.

Este tipo de multihilo se denominó inicialmente procesamiento en barril, donde las duelas de un barril representan las etapas de la tubería y sus hilos de ejecución. La terminología más moderna incluye multihilo intercalado, preventivo, de grano fino o con división temporal.

Además de los costos de hardware mencionados en el multihilo de tipo bloque, el multihilo entrelazado tiene un costo adicional debido a que cada etapa de la tubería rastrea el ID del hilo de la instrucción que está procesando. Asimismo, dado que se ejecutan más hilos simultáneamente en la tubería, los recursos compartidos, como las cachés y las TLB, deben ser más grandes para evitar la sobrecarga entre los diferentes hilos.

El tipo más avanzado de multihilo se aplica a los procesadores superescalares . Mientras que un procesador superescalar normal emite múltiples instrucciones desde un solo hilo en cada ciclo de CPU, en el multihilo simultáneo (SMT) un procesador superescalar puede emitir instrucciones desde múltiples hilos en cada ciclo de CPU. Al reconocer que cualquier hilo individual tiene una cantidad limitada de paralelismo a nivel de instrucción , este tipo de multihilo intenta aprovechar el paralelismo disponible entre múltiples hilos para disminuir el desperdicio asociado con las ranuras de emisión no utilizadas.

Por ejemplo:

1. Ciclo i : las instrucciones j y j + 1 del hilo A y la instrucción k del hilo B se emiten simultáneamente.
2. Ciclo i + 1 : la instrucción j + 2 del hilo A , la instrucción k + 1 del hilo B y la instrucción m del hilo C se emiten simultáneamente.
3. Ciclo i + 2 : la instrucción j + 3 del hilo A y las instrucciones m + 1 y m + 2 del hilo C se emiten simultáneamente.

Para distinguir otros tipos de multihilo de SMT, se utiliza el término " multihilo temporal " para indicar cuándo solo se pueden emitir instrucciones de un hilo a la vez.

Además de los costos de hardware mencionados para el multihilo entrelazado, SMT tiene el costo adicional de que cada etapa de la tubería rastrea el ID del hilo de cada instrucción que se procesa. Nuevamente, los recursos compartidos, como las cachés y las TLB, deben dimensionarse para la gran cantidad de hilos activos que se procesan.

Las implementaciones incluyen DEC (más tarde Compaq ) EV8 (no completada), tecnología Intel Hyper-Threading , IBM POWER5 / POWER6 / POWER7 / POWER8 / POWER9 , IBM z13 / z14 / z15 , Sun Microsystems UltraSPARC T2 , Cray XMT y las microarquitecturas AMD Bulldozer y Zen .