IBM z13

El z13 es un microprocesador fabricado por IBM para sus computadoras mainframe z13 , anunciado el 14 de enero de 2015. ^[2] Fabricado en la planta de fabricación de GlobalFoundries en East Fishkill, Nueva York (anteriormente la propia planta de IBM). ^[1] IBM declaró que es el microprocesador más rápido del mundo y es aproximadamente un 10% más rápido que su predecesor, el zEC12, en computación general de un solo subproceso, ^[3] pero significativamente más al realizar tareas especializadas. ^[4]

El IBM z13 es el último servidor z Systems que admite la ejecución de un sistema operativo en modo de arquitectura ESA/390. ^[5] Sin embargo, todos los programas de aplicación de estado de problemas de 24 y 31 bits escritos originalmente para ejecutarse en la arquitectura ESA/390 no se ven afectados por este cambio.

El chip de la unidad de procesamiento (chip PU) tiene un área de 678 mm2 ^y contiene 3,99 mil millones de transistores . Se fabrica utilizando el proceso de fabricación de silicio sobre aislante CMOS de 22 nm de IBM , utilizando 17 capas de metal y admitiendo velocidades de 5,0  GHz , que es menor que su predecesor, el zEC12. ^{[3] [6]} El chip PU puede tener seis, siete u ocho núcleos (o "unidades de procesamiento" en la jerga de IBM) habilitados según la configuración. El chip PU está empaquetado en un módulo de un solo chip, un cambio con respecto a los procesadores mainframe anteriores de IBM, que se montaban en grandes módulos multichip . Un cajón de computadora consta de seis chips PU y dos chips de controlador de almacenamiento (SC). ^[3]

Los núcleos implementan la arquitectura CISC z/Architecture con un pipeline superescalar fuera de orden . Tiene funciones relacionadas con la memoria transaccional y nuevas características como multiprocesamiento simultáneo bidireccional (SMT), 139 nuevas instrucciones SIMD , compresión de datos , criptografía mejorada y particionamiento lógico . Los núcleos tienen muchas otras mejoras como un nuevo pipeline superescalar, diseño de caché en chip y corrección de errores. ^[3]

La secuencia de instrucciones tiene una cola de instrucciones que puede obtener 6 instrucciones por ciclo y emitir hasta 10 instrucciones por ciclo. Cada núcleo tiene una caché de instrucciones L1 privada de 96 KB , una caché de datos L1 privada de 128 KB, una caché de instrucciones L2 privada de 2 MB y una caché de datos L2 privada de 2 MB. Además, hay una caché L3 compartida de 64 MB implementada en eDRAM . ^[3]

El chip z13 tiene un controlador de memoria RAM DDR3 multicanal integrado que admite una configuración similar a RAID para recuperarse de fallas de memoria. El z13 también incluye dos buses GX , así como dos nuevos controladores PCIe Gen 3 para acceder a adaptadores de canal host y periféricos. ^[3]

El procesador z13 admite una nueva arquitectura de funciones vectoriales. ^[7] Añade 32 registros vectoriales, cada uno de 128 bits de ancho; los 16 registros de punto flotante existentes se superponen a los nuevos registros vectoriales. La nueva arquitectura añade más de 150 nuevas instrucciones para operar con datos en registros vectoriales, incluidos tipos de datos enteros, de punto flotante y de cadena. La implementación z13 incluye dos unidades SIMD independientes para operar con datos vectoriales. ^[8]

Un cajón de cómputo consta de dos clústeres. Cada clúster comprende tres chips PU y un chip controlador de almacenamiento (chip SC). Aunque cada chip PU tiene 64 MB de caché L3 compartida por los 8 núcleos y otras funciones integradas, el chip SC añade 480 MB de caché L4 externa compartida por tres chips PU. Los dos chips SC suman un total de 960 MB de caché L4 por cajón. Los chips SC también gestionan las comunicaciones entre los conjuntos de tres chips PU y con otros cajones. El chip SC se fabrica con el mismo proceso de 22 nm que los chips PU z13, tiene 15 capas de metal, mide 28,4 × 23,9 mm (678 mm ² ), consta de 7,1 mil millones de transistores y funciona a la mitad de la frecuencia de reloj del chip CP. ^{[3] [6]}