IBM zEC12

El microprocesador zEC12 ( zEnterprise EC12 o simplemente z12 ) es un chip fabricado por IBM para sus ordenadores centrales zEnterprise EC12 y zEnterprise BC12 , anunciado el 28 de agosto de 2012. Se fabrica en la planta de East Fishkill, Nueva York (anteriormente propiedad de IBM, pero la producción continuará durante diez años bajo la nueva propietaria, GlobalFoundries ). El procesador comenzó a distribuirse en otoño de 2012. IBM afirmó que era el microprocesador más rápido del mundo y que era aproximadamente un 25 % más rápido que su predecesor, el z196 . ^{[ 1 ] [ 2 ]}

El chip mide 597,24  mm² y consta de 2750 millones de transistores fabricados en el proceso de fabricación de silicio sobre aislante CMOS ^de 32 nm de IBM , que admite velocidades de 5,5 GHz , la CPU con la velocidad de reloj más alta jamás producida para la venta comercial. ^{[ 3 ]} 

El procesador implementa la arquitectura CISC z/Architecture con una arquitectura superescalar , una tubería de ejecución fuera de orden y algunas instrucciones nuevas, principalmente relacionadas con la ejecución transaccional . Los núcleos cuentan con numerosas mejoras, como una mejor predicción de bifurcaciones , ejecución fuera de orden y un coprocesador dedicado para compresión y criptografía. La tubería de instrucciones tiene entre 15 y 17 etapas; la cola de instrucciones puede contener 40 instrucciones; y hasta 90 instrucciones pueden estar "en tránsito". Tiene seis núcleos , cada uno con una caché de instrucciones L1 privada de 64 KB , una caché de datos L1 privada de 96 KB, una caché de instrucciones L2 privada de 1 MB y una caché de datos L2 privada de 1 MB. Además, hay una caché L3 compartida de 48 MB implementada en eDRAM y controlada por dos controladores de caché L3 en el chip. También hay una caché L1 compartida adicional utilizada para operaciones de compresión y criptografía.

Cada núcleo tiene seis unidades de ejecución tipo RISC , incluyendo dos unidades de enteros , dos unidades de carga y almacenamiento , una unidad de punto flotante binario y una unidad de punto flotante decimal . El chip zEC12 puede decodificar tres instrucciones y ejecutar siete operaciones en un solo ciclo de reloj. ^{[ 4 ]} Cada núcleo está conectado a una unidad aceleradora de coprocesador especial; en la CPU z anterior había dos compartidas por los cuatro núcleos.

El chip zEC12 incorpora un controlador de memoria RAM DDR3 multicanal que admite una configuración tipo RAID para recuperarse de fallos de memoria. Además, el zEC12 incluye dos controladores de bus GX para acceder a los adaptadores de canal del host y a los periféricos.

Aunque cada chip tiene 48 MB de caché L3 compartida por los 6 núcleos y otras funciones integradas para el procesamiento simétrico multiprocesador (SMP), existen 2 chips complementarios dedicados, denominados Caché Compartida (SC), que añaden 192 MB de caché L4 externa cada uno, para un total de 384 MB de caché L4. La caché L4 es compartida por todos los procesadores del libro. Los chips SC se fabrican con el mismo proceso que los chips del procesador zEC12, miden 28,4 x 23,9 mm y tienen 3300 millones de transistores cada uno. ^{[ 4 ]}

El sistema zEnterprise EC12 utiliza módulos multichip (MCM), lo que permite alojar seis chips zEC12 en un solo módulo. Cada MCM cuenta con dos chips de caché compartida, lo que permite conectar los procesadores del MCM mediante enlaces de 40 GB/s. Un chip zEC12 consume aproximadamente 300 W , y el MCM se refrigera mediante un sistema de refrigeración líquida con capacidad para 1800 W. ^{[ 4 ]}

Los distintos modelos del sistema zEnterprise tienen un número diferente de núcleos activos. Para lograr esto, algunos procesadores en cada MCM pueden tener su quinto y/o sexto núcleo deshabilitado.