ENERGÍA9

El núcleo POWER9 viene en dos variantes, una multihilo de cuatro vías llamada SMT4 y una de ocho vías llamada SMT8 . ^{[ 1 ]} Los núcleos SMT4 y SMT8 son similares, ya que constan de varias llamadas slices alimentadas por planificadores comunes. Una slice es un núcleo de procesamiento rudimentario de 64 bits de un solo hilo con unidad de carga y almacenamiento (LSU), unidad de enteros (ALU) y una unidad escalar vectorial (VSU, que realiza SIMD y punto flotante). Una superslice es la combinación de dos slices. Un núcleo SMT4 consta de una caché L1 de 32 KiB (1 KiB = 1024 bytes), una caché de datos L1 de 32 KiB, una unidad de búsqueda de instrucciones (IFU) y una unidad de secuenciación de instrucciones (ISU) que alimenta dos superslices. Un núcleo SMT8 tiene dos conjuntos de cachés L1, IFU e ISU para alimentar cuatro superslices. El resultado es que las versiones de POWER9 de 12 y 24 núcleos constan del mismo número de segmentos (96 cada una) y la misma cantidad de caché L1.    

Un núcleo POWER9, ya sea SMT4 o SMT8, tiene una arquitectura de 12 etapas (cinco etapas menos que su predecesor, el POWER8 ), pero busca mantener una frecuencia de reloj de alrededor de 4  GHz. ^{[ 1 ]} Será el primero en incorporar elementos de la Power ISA v.3.0 que se lanzó en diciembre de 2015, incluidas las instrucciones VSX-3 . ^{[ 8 ]} El diseño de POWER9 está hecho para ser modular y usarse en más variantes de procesador y para licenciamiento, en un proceso de fabricación diferente al de IBM. ^{[ 9 ]} En el chip hay coprocesadores para compresión y criptografía, así como una gran  caché L3 eDRAM de baja latencia. ^{[ 3 ]}

El POWER9 viene con una nueva arquitectura de controlador de interrupciones llamada "Motor de virtualización de interrupciones externas" (XIVE), que reemplaza una arquitectura mucho más simple que se usó en POWER4 a POWER8. XIVE también se usará en Power10 . ^{[ 10 ] [ 11 ] [ 12 ]}

• IBM POWER9 SO : variante de escalabilidad horizontal , optimizada para computadoras de doble socket con un ancho de banda de hasta 120 GB/s (1 GB = 1000 millones de bytes) para memoria DDR4 conectada directamente ^{[ 1 ] [ 3 ] [ 9 ]} (lanzamiento previsto para 2017)  
• IBM POWER9 SU : variante de escalabilidad , optimizada para cuatro sockets o más, para grandes máquinas NUMA con un ancho de banda de hasta 230 GB/s a memoria con búfer ^{[ 1 ] [ 9 ]} (utiliza señalización de "25,6 GHz" con la interfaz de enlace PowerAXON de 25 GT/s ^{[ 13 ]} )    

Ambas variantes de POWER9 pueden enviarse en versiones con algunos núcleos deshabilitados por razones de rendimiento , como Raptor Computing Systems, que inicialmente vendió chips de 4 núcleos, e incluso IBM vendió inicialmente sus sistemas AC922 con no más de 22 núcleos, aunque ambos tipos de chips tienen 24 núcleos en sus chips. ^{[ 14 ] [ 4 ]}

Muchas funciones integradas en el chip están diseñadas para ayudar a gestionar el rendimiento masivo de E/S externas :

• La variante SO tiene controladores DDR4 integrados para RAM de conexión directa, mientras que la variante SU utilizará la arquitectura Centaur externa introducida con POWER8 para incluir caché L4 eDRAM de alto rendimiento y controladores de memoria para RAM DDR4. ^{[ 1 ] [ 3 ]}
• Las interconexiones Bluelink permiten la conexión cercana de coprocesadores gráficos de Nvidia (a través de NVLink v.2 ) y aceleradores OpenCAPI . ^{[ 15 ]}
• Conexiones PCIe v.4 de uso general para conectar ASIC , FPGA y otros periféricos estándar, así como dispositivos CAPI 2.0 y CAPI 1.0 diseñados para POWER8.
• Los enlaces multiprocesador ( sistema multiprocesador simétrico ) permiten conectar otros procesadores POWER9 en la misma placa base o en otras carcasas cercanas.

El portal de IBM para OpenPOWER enumera los tres módulos disponibles para el chip Nimbus, aunque la variante Scale-Out SMT8 para PowerVM también utiliza el módulo/socket de LaGrange: ^{[ 17 ]}

• Sforza – 50  mm × 50  mm, 4 DDR4, 48 carriles PCIe, 1 XBus 4B ^{[ 18 ]}
• Monza – 68,5  mm × 68,5  mm, 8 DDR4, 34 carriles PCIe, 1 XBus 4B, 48 carriles OpenCAPI ^{[ 19 ]}
• LaGrange – 68,5  mm × 68,5  mm, 8 DDR4, 42 carriles PCIe, 2 XBus 4B, 16 carriles OpenCAPI ^{[ 20 ]}

Los módulos Sforza utilizan un zócalo LGA ( Land Grid Array ) de 2601 pines. ^{[ 21 ]}

• Talos II : plataforma de estación de trabajo/servidor de dos sockets que utiliza procesadores POWER9 SMT4 Sforza; ^{[ 22 ]} disponible como servidor 2U, servidor 4U, torre o placa base EATX. Se comercializa como segura y controlable por el propietario con software y firmware libres y de código abierto . Inicialmente se envía con opciones de chips de 4 núcleos, ^{[ 23 ]} 8 núcleos, ^{[ 24 ]} 18 núcleos, ^{[ 25 ]} y 22 núcleos ^{[ 26 ]} hasta que estén disponibles chips con más núcleos. ^{[ 27 ] [ 28 ]}
• Talos II Lite : versión de un solo zócalo de la placa base Talos II, fabricada con la misma PCB. ^{[ 29 ]}
• Blackbird : plataforma microATX de un solo socket que utiliza procesadores SMT4 Sforza (variante de hasta 8 núcleos y 160 W), de 4 a 8 núcleos, 2 ranuras de RAM (que admiten hasta 256 GiB en total) ^{[ 30 ]}

• Barreleye G2 / Zaius : plataforma de servidor de dos sockets que utiliza procesadores LaGrange; ^{[ 22 ]} tanto el chasis Barreleye G2 como el Zaius utilizan la placa base Zaius POWER9 ^{[ 31 ] [ 32 ] [ 33 ]}

• Sistema de alimentación AC922 – 2U, 2× POWER9 SMT4 Monza, con hasta 6× GPU Nvidia Volta, 2× aceleradores CAPI 2.0 conectados y 1 TiB de RAM DDR4. AC es la abreviatura de Computación Acelerada; este sistema también se conoce como "Witherspoon" o "Newell". ^{[ 22 ] [ 34 ] [ 35 ] [ 36 ] [ 37 ]}
• Sistema Power L922 – 2U, 1–2× POWER9 SMT8, 8–12 núcleos por procesador, hasta 4 TiB de RAM DDR4 (1 TiB = 1024 GiB), PowerVM ejecutando Linux . ^{[ 38 ] [ 39 ]}
• Sistema Power System S914 – 4U, 1× POWER9 SMT8, 4–8 núcleos, hasta 1 TiB de RAM DDR4, PowerVM ejecutando AIX / IBM i / Linux. ^{[ 38 ] [ 39 ]}
• Sistema Power System S922 – 2U, 1–2× POWER9 SMT8, 4–11 núcleos por procesador, hasta 4 TiB de RAM DDR4, PowerVM ejecutando AIX/IBM i/Linux. ^{[ 40 ]}
• Sistema Power System S924 – 4U, 2× POWER9 SMT8, 8–12 núcleos por procesador, hasta 4 TiB de RAM DDR4, PowerVM ejecutando AIX/IBM i/Linux. ^{[ 38 ] [ 39 ] [ 41 ]}
• Sistema Power System H922 : 2U, 1–2× POWER9 SMT8, 4–10 núcleos por procesador, hasta 4 TiB de RAM DDR4, PowerVM ejecutando SAP HANA (en Linux) con AIX/IBM i en hasta el 25% del sistema. ^{[ 38 ] [ 39 ] [ 42 ]}
• Sistema Power H924 : 4U, 2× POWER9 SMT8, 8–12 núcleos por procesador, hasta 4 TiB de RAM DDR4, PowerVM ejecutando SAP HANA (en Linux) con AIX/IBM i en hasta el 25% del sistema. ^{[ 38 ] [ 39 ] [ 42 ]}
• Sistema de alimentación E950 : 4U, 2–4× POWER9 SMT8, 8–12 núcleos por procesador, hasta 16 TiB de RAM DDR4 con búfer ^{[ 43 ]}
• Sistema de alimentación E980 : 1–4× 4U, 4–16× POWER9 SMT8, 8–12 núcleos por procesador, hasta 64 TiB de RAM DDR4 con búfer ^{[ 44 ]}
• Consola de administración de hardware 7063-CR2 – 1U, 1× POWER9 SMT8, 6 núcleos, 64-128 GB de RAM DDR4. ^{[ 45 ]}

• Magna PE2112GTX – Servidor de 2U y dos sockets para computación de alto rendimiento con procesadores LaGrange. Fabricado por Wistron. ^{[ 46 ]}

• Summit y Sierra : El Departamento de Energía de los Estados Unidos, junto con el Laboratorio Nacional de Oak Ridge y el Laboratorio Nacional Lawrence Livermore, contrataron a IBM y Nvidia para construir dos supercomputadoras, Summit y Sierra , basadas en procesadores POWER9 acoplados con GPU Volta de Nvidia . Se prevé que estos sistemas entren en funcionamiento en 2017. ^{[ 47 ] [ 48 ] [ 49 ]} Sierra se basa en el nodo de cómputo Power Systems AC922 de IBM. ^{[ 35 ]} Los primeros racks de Summit se entregaron al Laboratorio Nacional de Oak Ridge el 31 de julio de 2017. ^{[ 50 ]} 
• MareNostrum 4 : Uno de los tres clústeres del bloque de tecnologías emergentes de la cuarta supercomputadora MareNostrum es un clúster POWER9 con GPU Nvidia Volta. Se espera que este clúster proporcione más de 1,5 petaflops de capacidad de cálculo una vez instalado. El bloque de tecnologías emergentes de MareNostrum 4 existe para probar si los nuevos desarrollos podrían ser "adecuados para futuras versiones de MareNostrum". ^{[ 51 ]}