Hispanopedia Wiki
Articulo de referencia

Potencia10

{{nowrap|30 SMT4 cores}}"},"l1cache":{"wt":"48+32 KB per core"},"l2cache":{"wt":"2 MB per core"},"l3cache":{"wt":"120 MB per chip"},"l4cache":{"wt":""},"predecess...

Hispanopedia WikiContenido en espanolLectura gratuita

Power10 es una familia de microprocesadores multinúcleo , multihilo y superescalar , basada en la arquitectura de código abierto Power ISA , anunciada en agosto de 2020 y disponible desde septiembre de 2021. El procesador está diseñado para tener 15 núcleos disponibles. Las principales características de Power10 son un mayor rendimiento por vatio y mejores arquitecturas de memoria y E/S , con un enfoque en cargas de trabajo de inteligencia artificial (IA). Cada núcleo de Power10 ha duplicado la mayoría de las unidades funcionales en comparación con su predecesor POWER9 . Power10 está disponible en una gama de modelos de IBM y es compatible con sistemas operativos como Linux 5.9 y PowerVM. La marca es inusual, ya que su nombre no se escribe con mayúscula inicial como POWER9 y todos los demás procesadores POWER anteriores.

Descripción

La familia de microprocesadores Power10, superescalar , multihilo y multinúcleo, se basa en la arquitectura de conjunto de instrucciones (ISA) Power de código abierto . Fue anunciada en agosto de 2020 en la conferencia Hot Chips . Los sistemas con CPU Power10 estuvieron disponibles en general a partir de septiembre de 2021 en el servidor IBM Power10 Enterprise E1080. El procesador está diseñado para tener 15 núcleos disponibles, pero se incluirá un núcleo de reserva durante la fabricación para gestionar de forma rentable los problemas de rendimiento . Las principales características de Power10 son un mayor rendimiento por vatio y mejores arquitecturas de memoria y E/S , con un enfoque en cargas de trabajo de inteligencia artificial (IA). [ 1 ]

Los procesadores basados ​​en Power10 son fabricados por Samsung utilizando un proceso de 7 nm con 18 capas de metal y 18 mil millones de transistores en un chip de silicio de  602 mm² . [ 2 ] [ 3 ] [ 4 ] [ 5 ]

Diseño

Cada núcleo Power10 ha duplicado la mayoría de las unidades funcionales en comparación con su predecesor POWER9 . El núcleo es multihilo de ocho vías (SMT8) y tiene cachés L1  de instrucciones de 48 KB y  de datos de 32 KB , una caché L2 grande de 2 MB y un búfer de traducción de direcciones (TLB) muy grande con 4096 entradas. [ 4 ] Los ciclos de latencia a las diferentes etapas de caché y TLB se han reducido significativamente. Cada núcleo tiene ocho segmentos de ejecución, cada uno con una unidad de punto flotante (FPU), una unidad aritmético-lógica (ALU), un predictor de bifurcación , una unidad de carga-almacenamiento y un motor SIMD , que pueden recibir instrucciones de 128 bits (64+64) de las nuevas instrucciones de prefijo/fusible de la Power ISA v.3.1. Cada segmento de ejecución puede manejar 20 instrucciones, respaldadas por una tabla de instrucciones compartida de 512 entradas, y alimentadas a una cola de carga de 128 entradas (64 de un solo hilo) y una cola de almacenamiento de 80 entradas (40 de un solo hilo). Las mejores características de predicción de bifurcaciones han duplicado la precisión. Un núcleo tiene cuatro motores de asistencia para matemáticas matriciales (MMA), [ 6 ] para un mejor manejo del código SIMD, especialmente para instrucciones de multiplicación de matrices donde las cargas de trabajo de inferencia de IA tienen un aumento de rendimiento de 20 veces. [ 7 ] 

El procesador tiene dos "hemisferios" con ocho núcleos cada uno, que comparten una  caché L3 de 64 MB, para un total de 16 núcleos y 128  MB de caché L3. Debido a problemas de rendimiento, al menos un núcleo siempre está deshabilitado, lo que reduce la caché L3 en 8  MB, para un total utilizable de 15 núcleos y 120  MB de caché L3. Cada chip también tiene ocho aceleradores criptográficos que descargan algoritmos comunes como AES y SHA-3 .

El aumento de la frecuencia de reloj y la microarquitectura rediseñada en cada etapa, junto con las instrucciones de fusibles/prefijos que permiten realizar más trabajo con menos unidades de trabajo, y una caché más inteligente con latencias de memoria más bajas y un etiquetado de direcciones efectivo que reduce los fallos de caché, permiten que el núcleo Power10 consuma la mitad de energía que el POWER9. Combinado con las mejoras en las capacidades de cálculo de hasta un 30%, hace que todo el procesador rinda 2,6 veces mejor por vatio que su predecesor. Y en el caso de montar dos núcleos en el mismo módulo, hasta 3 veces más rápido con el mismo presupuesto de energía.

Dado que los núcleos pueden actuar como ocho procesadores lógicos, cada uno de los procesadores de 15 núcleos se comporta como 120 núcleos para el sistema operativo . En un módulo de doble chip, esto se traduce en 240 subprocesos simultáneos por zócalo .

E/S

Los chips presentan arquitecturas de memoria y E/S completamente rediseñadas, utilizando la interfaz abierta de procesador acelerador coherente (OpenCAPI) y la interfaz de memoria abierta (OMI). El uso de comunicaciones de memoria en serie con controladores externos reduce las líneas de señalización hacia y desde el chip, aumenta el ancho de banda y permite que el procesador sea flexible en su tecnología de memoria. [ 5 ]

Power10 admite una amplia gama de tipos de memoria, incluyendo DDR3 a DDR5, GDDR, HBM y memoria de almacenamiento persistente (HSM). El cliente puede modificar estas configuraciones para adaptarlas mejor al uso previsto del sistema.

  • DDR4 : admite hasta 16 TiB de RAM, 410 GB/s, latencia de 10 ns.   
  • GDDR6 : hasta 800 GB/s
  • Almacenamiento persistente: hasta 2 PB

Power10 permite cifrar los datos sin penalización de rendimiento en cada etapa, desde la RAM, pasando por los aceleradores y los nodos del clúster, hasta los datos en reposo.

Power10 incluye la función PowerAXON, que permite la comunicación entre chips, entre sistemas y mediante el bus OpenCAPI para aceleradores, E/S y otros periféricos de caché coherente de alto rendimiento . Gestiona las comunicaciones entre nodos en un clúster de módulo de chip único (SCM) de 16 sockets o en un clúster de módulo de chip doble (DCM) de 4 sockets. También gestiona la semántica de memoria para la agrupación de sistemas, lo que permite el acceso de carga/almacenamiento desde el núcleo hasta 2  PB de RAM en todo el clúster Power10. IBM denomina a esta función Memory Inception .

Tanto OMI como PowerAXON pueden gestionar  comunicaciones de 1 TB/s desde el chip.

Power10 incluye PCIe 5. El SCM tiene 32x y el DCM tiene 64x carriles PCIe 5. La decisión de eliminar la compatibilidad con NVLink de Power10 se tomó debido a que las capacidades de ancho de banda de PCIe 5.0 hacen que la compatibilidad con NVLink sea obsoleta para los casos de uso para los que se diseñó Power10. [ 4 ] La compatibilidad con NVLink en el chip era anteriormente un punto de venta único para POWER8 y POWER9.

Variantes

El chip Power10 está disponible en dos variantes, definidas por el firmware incluido en el empaque. Si bien los chips son físicamente idénticos y la diferencia se establece en el firmware, ni el usuario ni IBM pueden modificarla después de la fabricación. [ 8 ]

  • 15 núcleos SMT8
    • Optimizado para aplicaciones de alto rendimiento pero con menor exigencia computacional.
  • 30 núcleos SMT4
    • Optimizado para aplicaciones de alto consumo computacional que requieren conjuntos de instrucciones complejos y múltiples ciclos para la información cargada en la caché.

Módulos

El Power10 viene en tres encapsulados de matriz de cuadrícula de tierra plástica de chip invertido (FC-PLGA) : un módulo de chip único (SCM) y dos módulos de doble chip (DCM y eSCM).

  • Módulo de un solo chip ( SCM) : 3,6-4,15 GHz, hasta 15 núcleos SMT8. Se puede agrupar en clústeres de hasta 16 zócalos. 5 carriles PCIe x32. Dimensiones del módulo: 68,5 × 77,5 mm. El módulo cuenta con una configuración única de 8 conectores en el sustrato (OTF) para cables de multiprocesamiento simétrico (SMP) que conectan directamente otros módulos Power10 SCM.
  • DCM , módulo de doble chip: 3,4-4,0 GHz, hasta 24 núcleos SMT8. Se puede agrupar en hasta cuatro zócalos. 5 líneas PCIe x64. El DCM se encuentra en el mismo rango térmico que las versiones anteriores. Tamaño del módulo: 74,5 × 85,75 mm. El DCM está disponible en cuatro variantes. [ 9 ]
    • EPEU - 12 núcleos, 3,36-4,0 GHz
    • EPEV - 18 núcleos, 3,2-4,0 GHz
    • EPGW - 24 núcleos, 2,95-3,9 GHz
    • EHC8: 24 núcleos, 2,95-3,9 GHz (para el sector sanitario norteamericano)
  • eSCM , módulo de entrada de un solo chip: 3,0-3,9 GHz, hasta 8 núcleos SMT8. Combina dos chips Power10. El primer chip es completamente funcional con 4-8 núcleos activos. El otro chip solo utiliza la funcionalidad PCIe, actuando como un conmutador de E/S con muchas más líneas PCIe. Estos módulos eSCM se pueden agrupar en hasta cuatro zócalos. Tamaño del módulo: 74,5 × 85,75 mm. El eSCM también se denomina "ioscm". [ 10 ] [ 11 ]

Sistemas

Power10 está disponible en una gama de ordenadores IBM.

Empresa

El IBM Power E1080 , nombre en clave Denali , es el ordenador Power10 de gama alta de IBM. Está compuesto por 1 a 4 nodos del Complejo Electrónico Central (CEC), cada uno ocupando 5U de espacio. Cada nodo tiene 4 SCM Power10, configurables con 10, 12 o 15 núcleos SMT8 por procesador, y hasta 16 TB de RAM OMI - DDR4 . El Power E1080 ejecuta de forma nativa PowerVM con AIX , IBM i y Linux little-endian . [ 12 ] Un sistema E1080 también necesita una Unidad de Control del Sistema de 2U de altura para la monitorización y configuración.

El Power E1080 también admite hasta dieciséis cajones de expansión de E/S, cuatro por nodo CEC. Cada cajón de expansión se conecta al nodo CEC correspondiente mediante dos módulos de distribución PCIe y dispone de doce ranuras PCIe FHFL. Cuatro de estas ranuras son PCIe 3.0 x16, mientras que las ocho restantes son PCIe 3.0 x8. Una configuración de especificación máxima permite que el Power E1080 admita 192 tarjetas PCIe de una sola ranura en un sistema de 16 zócalos. [ 13 ]

Gama media

  • IBM Power E1050 - Carcasa 4U. De 2 a 4 zócalos de CPU para de 2 a 4 módulos DCM, de 24 a 96 núcleos. 64 ranuras de memoria OMI que admiten hasta 16 TB de RAM. 11 ranuras PCIe, 8 de quinta generación y 3 de cuarta generación. 10 ranuras para hasta 64 TB de SSD NVMe. Ejecuta una combinación de sistemas operativos Linux, AIX o IBM i. [ 9 ]

Escalabilidad

Los modelos S pueden ejecutar Linux, IBM i y AIX. Los modelos L están diseñados para Linux, pero pueden ejecutar AIX e IBM i en hasta el 25 % de los núcleos de CPU disponibles. [ 10 ]

  • IBM Power S1024 y L1024 : carcasa 4U. 1 o 2 zócalos de CPU para 1 o 2 módulos DCM, de 24 a 48 núcleos. 32 ranuras de memoria OMI que admiten hasta 8 TB de RAM. 10 ranuras PCIe, 8 de quinta generación y 2 de cuarta generación. 16 ranuras para unidades SSD NVMe de hasta 102 TB.
  • IBM Power S1022 y L1022 - Carcasa 2U. 1-2 zócalos de CPU para 1-2 módulos DCM, de 24 a 40 núcleos. 32 ranuras de memoria OMI que admiten hasta 4 TB de RAM. 10 ranuras PCIe, 8 de quinta generación y 2 de cuarta generación. 8 ranuras para unidades SSD NVMe de hasta 51 TB.
  • IBM Power S1022s - Carcasa 2U. 1-2 zócalos de CPU para 1-2 módulos eSCM, de 4 a 16 núcleos. 16 ranuras de memoria OMI que admiten hasta 2 TB de RAM. 10 ranuras PCIe, 8 de quinta generación y 2 de cuarta generación. 8 ranuras para unidades SSD NVMe de hasta 51 TB.
  • IBM Power S1014 : carcasa 4U o torre de sobremesa. 1 módulo Power10 eSCM con 4 u 8 núcleos. 8 ranuras de memoria OMI que admiten hasta 1 TB de RAM. 5 ranuras PCIe: 4 de quinta generación y 1 de cuarta generación. 16 ranuras para unidades SSD NVMe de hasta 102 TB.
  • IBM Power S1012 - 2U, carcasa semiancha o torre de sobremesa. 1 módulo Power10 eSCM con 1, 4 u 8 núcleos. 4 ranuras de memoria OMI que admiten hasta 256 GB de RAM. 4 ranuras PCIe, 4 de quinta generación. 4 ranuras para unidades SSD NVMe de hasta 6,4 TB.

Soporte del sistema operativo

Los siguientes sistemas operativos son compatibles con Power10:

Comparación con procesadores POWER anteriores

  • El cambio a un proceso de fabricación de 7 nm da como resultado un rendimiento significativamente mayor por vatio.
  • La funcionalidad PowerAXON ahora se extiende a 2 PB de espacio de memoria agrupada unificada, compartida entre varios nodos del clúster , e incluye compatibilidad con PCIe 5 . 
  • Las nuevas instrucciones SIMD y los nuevos tipos de datos, incluidos bfloat16 , INT4(INTEGER) e INT8(BIGINT) [ 16 ] [ 17 ] , tienen como objetivo mejorar las cargas de trabajo de IA.
  • A diferencia de las CPU POWER9 y POWER8 anteriores, Power10 requiere firmware de terceros de código cerrado en áreas sensibles a la seguridad del módulo de la CPU, junto con firmware adicional de terceros de código cerrado en el controlador de memoria externo requerido. [ 18 ]

Herrada

Power10 es inusual porque su nombre no se escribe con mayúscula inicial, a diferencia de POWER9 y todos los demás procesadores POWER anteriores. Este cambio forma parte del cambio de marca que IBM está llevando a cabo para su línea Power Systems, que, a partir de Power10, ahora se denomina simplemente "Power". Power10 también tiene un logotipo. [ 19 ]

Véase también

Referencias

  1. ↑ "IBM presenta el procesador IBM POWER10 de próxima generación" . IBM . 17 de agosto de 2020.
  2. ↑ Dr. Cutress, Ian (17 de agosto de 2020). "Hot Chips 2020 Live Blog: Procesador POWER10 de IBM en Samsung de 7 nm" . AnandTech . Archivado del original el 17 de agosto de 2020.
  3. ↑ Quach, Katyanna (17 de agosto de 2020). "IBM reduce la tecnología de los procesadores Power10 a 7 nm con Samsung, con fecha de envío prevista para finales de 2021" . The Register .
  4. 1 2 3 Schilling, Andreas (17 de agosto de 2020). "IBM Power10 ofrece 30 núcleos con SMT8, PCIe 5.0 y DDR5" . Hardware LUXX (en alemán).
  5. 1 2 Kennedy, Patrick (17 de agosto de 2020). "IBM POWER10 en busca del Santo Grial de la Computación" . ServeTheHome .
  6. ↑ Jose Moreira, Puneeth Bhat AH y Satish Kumar Sadasivam (15 de abril de 2021). Guía de mejores prácticas de Matrix-Multiply Assist .
  7. ↑ Russell, John (17 de agosto de 2020). "IBM presenta Power10; destaca su nuevo esquema de memoria, seguridad e inferencia" . HPCwire .
  8. ↑ Prickett Morgan, Timothy (31 de agosto de 2020). "Posibles diseños de IBM para sistemas Power10" . IT Jungle .
  9. 1 2 Giuliano Anselmi, Marc Gregorutti, Stephen Lutz, Michael Malicdem, Guido Somers, Tsvetomir Spasov (11 de julio de 2022). "Descripción general técnica e introducción de IBM Power E1050" (PDF) .{{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  10. 1 2 Giuliano Anselmi, Young Hoon Cho, Andrew Laidlaw, Armin Röll, Tsvetomir Spasov (19 de julio de 2022). "Descripción general e introducción técnica de IBM Power S1014, S1022s, S1022 y S1024" (PDF) .{{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  11. ↑ "open-power/rainier-xml" . 28 de febrero de 2023 – vía GitHub.
  12. ↑ Morgan, Timothy Prickett (8 de septiembre de 2021). "Así luce el servidor más potente del mundo" .
  13. ↑ Giuliano Anselmi, Manish Arora, Ivaylo Bozhinov, Dinil Das, Turgut Genc, ​​Bartlomiej Grabowski, Madison Lee, Armin Röll (9 de diciembre de 2021). "Introducción y descripción técnica del IBM Power E1080" (PDF) .{{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  14. ↑ Larabel, Michael (9 de agosto de 2020). "Linux 5.9 trae más soporte para IBM POWER10, ABI de llamada al sistema SCV nueva/más rápida" . Phoronix .
  15. 1 2 Prickett Morgan, Timothy (6 de agosto de 2019). "Hablando de alto ancho de banda con el arquitecto POWER10 de IBM" . The Next Platform .
  16. ↑ Patrizio, Andy (18 de agosto de 2020). "IBM detalla el procesador POWER10 de próxima generación" . Network World .
  17. ↑ "Alias ​​de tipo de datos" . IBM . 26 de agosto de 2020.
  18. ↑ "El problema con POWER10 no es solo OMI" . 8 de septiembre de 2021.
  19. ↑ Morgan, Timothy Prickett (2 de agosto de 2021). "No más gritos del nombre "Poder" (Bueno, excepto en nuestro título aquí)" .