Cray XMT

Cray XMT ( Cray eXtreme MultiThreading , ^{[ 1 ]} nombre en clave Eldorado ^{[ 2 ]} ) es una arquitectura de supercomputadora de memoria compartida multihilo escalable de Cray , basada en la tercera generación de la arquitectura Tera MTA , orientada a grandes problemas de grafos (por ejemplo, bases de datos semánticas, big data , coincidencia de patrones ). ^{[ 3 ] [ 4 ] [ 5 ]} Presentada en 2005, reemplaza a la anterior Cray MTA-2 , que no tuvo éxito . Utiliza las CPU Threadstorm3 dentro de las blades Cray XT3 . Diseñada para utilizar piezas estándar y subsistemas existentes para otros sistemas comerciales, mitigó las deficiencias del alto costo de fabricación y soporte totalmente personalizados de Cray MTA-2. ^{[ 2 ]} Introdujo varias mejoras sustanciales con respecto a Cray MTA-2, sobre todo triplicando prácticamente el rendimiento máximo, e incrementó enormemente el número máximo de CPU a 8192 y la memoria máxima a 128 TB, con una TLB de datos de un máximo de 512 TB. ^{[ 2 ] [ 3 ]}

Cray XMT utiliza un modelo de memoria direccionable por contenido ^{[ 6 ] aleatorizada [ 3 ]} en módulos DDR1 ECC para equilibrar implícitamente la carga de acceso a la memoria en todo el espacio de direcciones global compartido del sistema. ^{[ 5 ]} El uso de 4 bits adicionales de semántica de memoria extendida ( lleno/vacío , reenvío y 2 bits de trampa ) por palabra de memoria de 64 bits permite una sincronización ligera y de grano fino en toda la memoria. ^{[ 7 ]} No hay interrupciones de hardware y los subprocesos de hardware son asignados por una instrucción, no por el sistema operativo. ^{[ 5 ] [ 7 ]}

El front-end (nodos de inicio de sesión, E/S y otros servicios, que utilizan procesadores AMD Opteron y ejecutan SLES Linux ) y el back-end (nodos de cómputo, que utilizan procesadores Threadstorm3 y ejecutan MTK, un microkernel simple basado en BSD Unix ^{[ 3 ]} ) se comunican a través de la interfaz LUC (Lightweight User Communication), una interfaz cliente/servidor bidireccional de estilo RPC . ^{[ 1 ] [ 5 ]}

Threadstorm3 (conocido como "procesador MT" ^{[ 2 ]} y Threadstorm antes de XMT2 ^{[ 8 ]} ) es un procesador de barril VLIW de un solo núcleo de 64 bits (compatible con el Socket 940 de 940 pines utilizado por los procesadores AMD Opteron ) con 128 flujos de hardware , en cada uno de los cuales se puede asignar un hilo de software (creando efectivamente 128 hilos de hardware por CPU), que funciona a 500 MHz y utiliza el conjunto de instrucciones MTA o un superconjunto del mismo. ^{[ 7 ] [ 9 ] [ nb 1 ]} Tiene un búfer de datos asociativo de 4 vías de 128 KB. Cada Threadstorm3 tiene 128 conjuntos de registros y contadores de programa separados (uno por cada flujo), que son bastante ^{[ 10 ]} completamente cambiados de contexto en cada ciclo. ^{[ 5 ]} Su rendimiento máximo estimado es de 1,5 GFLOPS . Tiene 3 unidades funcionales (memoria, multiplicación-suma fusionada y control), que reciben operaciones de la misma instrucción MTA y operan dentro del mismo ciclo. ^{[ 7 ]} Cada flujo tiene 32 registros de propósito general, 8 registros de destino y una palabra de estado, que contiene el contador de programa. ^{[ 6 ]} No es posible el control de alto nivel de la asignación de trabajos entre hilos. ^{[ 5 ] [ nb 2 ]} Debido a la longitud de la tubería de la MTA de 21, cada flujo se selecciona para ejecutar instrucciones nuevamente no antes de 21 ciclos después. ^{[ 11 ]} El TDP del paquete del procesador es de 30 W. ^{[ 12 ]} 

Debido a su cambio de contexto a nivel de hilo en cada ciclo, el rendimiento de las CPU Threadstorm no está limitado por el tiempo de acceso a la memoria. En un modelo simplificado, en cada ciclo de reloj se ejecuta una instrucción de uno de los hilos y se pone en cola otra solicitud de memoria, con la certeza de que para cuando la siguiente ronda de ejecución esté lista, los datos solicitados ya habrán llegado. ^{[ 13 ]} Esto es contrario a muchas arquitecturas convencionales que se detienen en el acceso a la memoria. La arquitectura destaca en esquemas de recorrido de datos donde el acceso a la memoria posterior no se puede predecir fácilmente y, por lo tanto, no sería adecuada para un modelo de caché convencional. ^{[ 1 ]} El arquitecto principal de Threadstorm fue Burton J. Smith . ^{[ 1 ]}

Cray XMT2 ^{[ 3 ]} (también "XMT de próxima generación" ^{[ 8 ]} o simplemente XMT ^{[ 6 ]} ) es una supercomputadora de memoria compartida multihilo escalable de Cray , basada en la cuarta generación de la arquitectura Tera MTA . ^{[ 5 ]} Presentada en 2011, reemplaza a Cray XMT, que tenía problemas con puntos calientes de memoria. ^{[ 8 ]} Utiliza CPU Threadstorm4 dentro de blades Cray XT5 y aumenta la capacidad de memoria ocho veces a 512 TB y el ancho de banda de memoria tres veces (300 MHz en lugar de 200 MHz) en comparación con XMT al usar el doble de módulos de memoria por nodo y DDR2. ^{[ 6 ] [ 8 ]} Introduce la conexión entre Threadstorm Node Pair Link, así como nodos solo de memoria, con paquetes Threadstorm4 con sus componentes CPU y HyperTransport 1.x deshabilitados. ^{[ 5 ]} El modelo subyacente de memoria direccionable de contenido aleatorio se ha heredado de XMT. XMT2 utiliza 2 bits EMS adicionales ( lleno/vacío y extendido ) en lugar de 4 como en XMT.  

Tras el lanzamiento de XMT, Cray investigó una posible variante multinúcleo del Threadstorm3, denominada Scorpio . Se conservarían la mayoría de las características del Threadstorm3, incluyendo la multiplexación de múltiples flujos de hardware en una tubería de ejecución y la implementación de bits de estado adicionales para cada palabra de memoria de 64 bits. Posteriormente, Cray abandonó Scorpio, y el proyecto no llegó a fabricarse ningún chip. ^{[ 3 ]}

El desarrollo de Threadstorm4, así como de toda la arquitectura MTA, finalizó silenciosamente después de XMT2, probablemente debido a la competencia de procesadores genéricos como el Intel Xeon ^{[ 14 ]} y posiblemente el Xeon Phi , aunque Cray nunca descontinuó oficialmente ni XMT ni XMT2. A partir de 2020, Cray eliminó toda la documentación para clientes sobre XMT y XMT2 de su catálogo en línea.

Cray XMT2 fue adquirido por varios laboratorios federales e instalaciones académicas, así como por algunos clientes comerciales de HPC: por ejemplo, CSCS (2 TB de memoria global con 64 CPU Threadstorm4), ^{[ 15 ]} Noblis CAHPC. ^{[ 16 ]} La mayoría de los sistemas basados ​​en XMT y XMT2 fueron desmantelados para 2020.