Cyrix 6x86

El Cyrix 6x86 es una línea de microprocesadores x86 de 32 bits de quinta y sexta generación diseñados y lanzados por Cyrix en 1995. Cyrix, al ser una empresa sin fábrica propia , encargó la fabricación de los chips a IBM y SGS-Thomson . ^{[ 1 ] [ 2 ]} El 6x86 se creó como competidor directo de la línea de microprocesadores Pentium de Intel y era compatible en cuanto a pines.

Durante el desarrollo del 6x86, la mayoría de las aplicaciones (tanto software de oficina como juegos) realizaban casi exclusivamente operaciones con números enteros . Los diseñadores previeron que las futuras aplicaciones probablemente mantendrían este enfoque en las instrucciones. Por lo tanto, para optimizar el rendimiento del chip para lo que consideraban la aplicación más probable de la CPU, los recursos de ejecución de enteros recibieron la mayor parte del presupuesto de transistores.

Esto resultaría ser un error estratégico, ya que la popularidad del Pentium P5 llevó a muchos desarrolladores de software a optimizar manualmente el código en lenguaje ensamblador para aprovechar la baja latencia y la arquitectura segmentada de la FPU del Pentium P5 . Por ejemplo, el esperado videojuego de disparos en primera persona Quake utilizó código ensamblador altamente optimizado, diseñado casi en su totalidad en torno a la FPU del Pentium P5. Como resultado, el Pentium P5 superó significativamente a otras CPU en el juego. ^{[ 3 ] [ 4 ] [ 5 ] [ 6 ]}

Tras la adquisición de Cyrix por National Semiconductor y posteriormente por VIA , la producción del 6x86 continuó hasta principios de la década de 2000.

El 6x86, anteriormente conocido con el nombre en clave "M1", fue anunciado por Cyrix en octubre de 1995. ^{[ 2 ] [ 7 ] [ 8 ] [ 9 ] [ 10 ]} En su lanzamiento, solo estaba disponible la  versión de 100 MHz (P120+), pero  se planeó una versión de 120 MHz (P150+) para mediados de 1995, con un  modelo de 133 MHz (P166+) posteriormente. El  6x86 de 100 MHz (P120+) estaba disponible para los fabricantes de equipos originales (OEM) a un precio de 450 dólares por chip en grandes cantidades. ^{[ 11 ]}

A mediados de febrero de 1996, Cyrix anunció que los modelos P166+, P150+ y P133+ se añadirían a la línea de modelos 6x86. ^{[ 12 ]} IBM, que fabricaba los chips, también anunció que vendería sus propias versiones de los mismos. ^{[ 13 ]}

El 6x86 P200+ estaba previsto para finales de 1996, ^{[ 12 ]} y finalmente se lanzó en junio. ^{[ 14 ]}

El M2 (6x86MX) se anunció por primera vez como en desarrollo a mediados de 1996. Contaría con MMX y optimización de 32 bits. El M2 también tendría algunas de las mismas características que el Intel Pentium Pro, como el cambio de nombre de registros, la finalización fuera de orden y la ejecución especulativa. Además, tendría 64  KB de caché en comparación con el 6x86 original y los 16  KB del Pentium Pro. ^{[ 15 ]} En marzo de 1997, cuando se le preguntó sobre cuándo comenzaría el envío de la línea de procesadores M2, el director general de Cyrix UK, Brendan Sherry, declaró: "He leído que será en mayo, pero siempre hemos dicho finales del segundo trimestre y estoy bastante seguro de que lo lograremos". ^{[ 16 ]}

El 6x86L se lanzó por primera vez en enero de 1997 para abordar los problemas de calor de la línea 6x86 original. ^{[ 17 ]} El 6x86L tenía un voltaje V-core más bajo y requería un regulador de voltaje de plano de potencia dividido .

En abril de 1997 se puso a la venta el primer portátil con procesador 6x86. Fueron comercializados por TigerDirect y contaban con una pantalla DSTN de 12,1 pulgadas , 16  MB de memoria, unidad de CD-ROM 10x,  disco duro de 1,3 GB y un precio base de 1899 dólares. ^{[ 18 ]}

Más tarde, a finales de mayo de 1997, el día 27, Cyrix dijo que anunciaría los detalles de la nueva línea de chips (6x86MX) el día anterior a Computex en junio de 1997. ^{[ 19 ]} Para la gama baja de la serie, el PR166 6x86MX estaba disponible por $190, mientras que las versiones de gama alta PR200 y PR233 estaban disponibles por $240 y $320. ^{[ 20 ] [ 21 ]} IBM, siendo el productor de los chips de Cyrix, también vendería su propia versión. Cyrix esperaba enviar decenas de miles en junio de 1997 y hasta 1 millón para finales de año. Cyrix también esperaba lanzar un  chip de 266 MHz para finales de 1997 y uno de 300  MHz en el primer trimestre de 1998. ^{[ 22 ]} Tenían un rendimiento de punto flotante ligeramente mejor , que reducía los tiempos de suma y multiplicación en un tercio, pero aún era más lento que el Intel Pentium. El M2 también tenía instrucciones MMX completas, 64  KB de caché en lugar de los 16 KB originales  , y tenía un voltaje de núcleo más bajo de 2,5 V en lugar de los 3,3 V de la línea 6x86 original. ^{[ 23 ] [ 24 ]}

National Semiconductor adquirió Cyrix en julio de 1997. ^{[ 25 ] [ 26 ] [ 27 ]} National Semiconductor no estaba interesado en procesadores de alto rendimiento, sino más bien en dispositivos de sistema en un chip , y quería cambiar el enfoque de Cyrix hacia la línea MediaGX . ^{[ 28 ]}

En enero de 1998, National Semiconductors produjo un procesador 6x86MX con una tecnología de proceso de 0,25 micras . Esto redujo el tamaño del chip de 150 milímetros cuadrados a 88. ^{[ 29 ]} National cambió su producción del MII y MediaGX a 0,25 en agosto. ^{[ 30 ]}

En septiembre de 1998, National Semiconductors anunció la finalización del acuerdo de licencia entre IBM y Cyrix. ^{[ 31 ] [ 32 ]} Esto se debió a que National quería aumentar la producción de chips Cyrix en sus propias instalaciones y a que la producción de estos chips por parte de IBM estaba generando problemas como pérdidas de beneficios, ya que IBM frecuentemente ofrecía sus versiones de los chips Cyrix a precios más bajos. ^{[ 33 ]} National pagaría entre 50 y 55 millones de dólares a IBM para finalizar el acuerdo, que terminaría en abril del año siguiente. Posteriormente, National trasladaría la producción de chips a sus propias instalaciones en South Portland , Maine . ^{[ 34 ] [ 35 ]}

El Cyrix MII se lanzó en mayo de 1998. Estos chips no resultaron tan emocionantes como se esperaba, ya que solo eran una versión renombrada del 6x86MX. ^{[ 36 ]} En diciembre, estos chips costaban $80 para un MII-333, $59 para un MII-300, $55 para un MII-266 y $48 para un MII-233. ^{[ 37 ]}

En mayo de 1999, National Semiconductor decidió abandonar el mercado de chips para PC debido a pérdidas significativas y puso a la venta la división de CPU Cyrix. ^{[ 38 ] [ 25 ]}

VIA compró la línea Cyrix en junio de 1999 y puso fin al desarrollo de procesadores de alto rendimiento. El MII-433GP sería el último procesador producido por Cyrix. ^{[ 39 ]} Además, tras la adquisición por parte de VIA, se descontinuó el 6x86/L, pero VIA continuó vendiendo la línea 6x86MX/MII. ^{[ 40 ] [ 41 ]}

VIA would continue to produce the MII throughout the early 2000s. It was expected to be discontinued when the VIA Cyrix MII was released.^[42] However, the MII was still available for sale until mid/late 2003, being shown on VIA's website as a product until October, and it still saw use in devices such as network computers.^[43][44]

The 6x86 is superscalar and superpipelined and performs register renaming, speculative execution, out-of-order execution, and data dependency removal.^[45] However, it continued to use native x86 execution and ordinary microcode only, unlike competitors Intel and AMD which introduced the method of dynamic translation to micro-operations with Pentium Pro and K5. The 6x86 is socket-compatible with the Intel P54CPentium, and was offered in six performance levels: PR 90+, PR 120+, PR 133+, PR 150+, PR 166+ and PR 200+. These performance levels do not map to the clock speed of the chip itself (for example, a PR 133+ ran at 110 MHz, a PR 166+ ran at 133 MHz, etc.).^[46]

With regard to internal caches, it has a 16-KB primary cache and a fully associative 256-byte instruction line cache is included alongside the primary cache, which functions as the primary instruction cache.^[45]

The 6x86 and 6x86L were not completely compatible with the Intel P5Pentiuminstruction set and are not multi-processor capable. For this reason, the chip identified itself as an 80486 and disabled the CPUID instruction by default. CPUID support could be enabled by first enabling extended CCR registers then setting bit 7 in CCR4. The lack of full P5 Pentium compatibility caused problems with some applications because programmers had begun to use P5 Pentium-specific instructions. Some companies released patches for their products to make them function on the 6x86.

La compatibilidad con el Pentium se mejoró en el 6x86MX, añadiendo un contador de marca de tiempo para admitir la instrucción RDTSC del Pentium P5. ^{[ 47 ]} También se añadió compatibilidad con las instrucciones CMOVcc del Pentium Pro. ^{[ 47 ]}

De forma similar a AMD con sus procesadores K5 y los primeros K6 , Cyrix utilizó una clasificación PR (Performance Rating) para relacionar su rendimiento con el del Intel P5 Pentium (anterior al P55C ), ya que el mayor rendimiento por ciclo de reloj del 6x86 en comparación con un P5 Pentium podía cuantificarse frente a un Pentium con mayor frecuencia de reloj. Por ejemplo, un  6x86 de 133 MHz igualará o superará a un P5 Pentium de 166  MHz, y como resultado, Cyrix pudo comercializar el  chip de 133 MHz como equivalente a un P5 Pentium de 166 MHz. Sin embargo, la clasificación PR no era una representación totalmente veraz del rendimiento del 6x86. ^{[ 48 ]}

Si bien el rendimiento de enteros del 6x86 era significativamente superior al del Pentium P5, su rendimiento de punto flotante era más bien mediocre: entre 2 y 4 veces el rendimiento de la FPU del 486 por ciclo de reloj (dependiendo de la operación y la precisión). La FPU del 6x86 era prácticamente la misma que se había desarrollado para los coprocesadores de alto rendimiento de Cyrix compatibles con 8087/80287/80387 , que era muy rápida para su época; la FPU de Cyrix era mucho más rápida que la del 80387 e incluso que la del 80486. Sin embargo, seguía siendo considerablemente más lenta que las nuevas FPU del Pentium P5 y del Pentium Pro P6 ( Pentium III ), completamente rediseñadas . Una de las principales características de las FPU del P5/P6 era que admitían la intercalación de instrucciones de FPU e enteros en su diseño, algo que los chips de Cyrix no integraban. Esto provocó un rendimiento muy deficiente con las CPU Cyrix en juegos y software que aprovechaban esto. ^{[ 49 ] [ 50 ]}

Por lo tanto, a pesar de su alta velocidad de reloj, los procesadores 6x86 y MII se vieron obligados a competir en la gama baja del mercado, ya que los AMD K6 y los Intel P6 Pentium II siempre los superaban en velocidad de reloj. La antigua unidad de coma flotante de la "clase 486" de los 6x86 y MII, combinada con una sección de enteros que, en el mejor de los casos, estaba a la par con los chips P6 y K6 más recientes, impidió que Cyrix pudiera competir en rendimiento.

• Gwennap, Linley (25 de octubre de 1993). "Cyrix describe un competidor de Pentium" Microprocessor Report .
• Gwennap, Linley (5 de diciembre de 1994). "Cyrix M1 Design Tapes Out". Microprocessor Report .
• Gwennap, Linley (2 de junio de 1997). "Cyrix 6x68MX supera a AMD K6". Microprocessor Report .
• Slater, Michael (12 de febrero de 1996). " Cyrix, IBM impulsa el 6x86 a 133  MHz ". Microprocessor Report .
• Slater, Michael (28 de octubre de 1996). "Cyrix duplica el rendimiento de x86 con M2". Microprocessor Report .

• Cyrix 6x86 ("M1") en The PC Guide en Wayback Machine (archivado el 22 de junio de 2017)
• cpu-collection.de Imágenes y descripciones del procesador Cyrix 6x86
• La comparativa de procesadores x86 de sexta generación de Paul Hsieh ofrece un análisis exhaustivo de los procesadores x86 de sexta generación, incluido el 6x86MX.
• Estadísticas de Cyrix M1 en Sandpile.org