mP6

El mP6 utilizaba el conjunto de instrucciones MMX y contaba con tres pipelines MMX que permitían a la CPU ejecutar hasta tres instrucciones MMX en un solo ciclo. Sus tres unidades de enteros también permitían ejecutar tres instrucciones de enteros en un solo ciclo, y la unidad de punto flotante totalmente segmentada podía ejecutar hasta dos instrucciones de punto flotante por ciclo. Para mejorar aún más el rendimiento, el núcleo utilizaba predicción de bifurcaciones y diversas técnicas para resolver conflictos de dependencia de datos . ^{[ 3 ]} Según Rise, el mP6 debería tener un rendimiento casi tan rápido como el Intel Pentium II a las mismas frecuencias. ^{[ 5 ]}

A pesar de sus características innovadoras, el rendimiento real del mP6 resultó decepcionante. Esto se debió principalmente a la pequeña caché L1 . ^{[ 5 ]} Otra razón fue que la clasificación PR 266 del Rise mP6 se ​​basaba en el antiguo Intel Pentium MMX, ^{[ 5 ]} mientras que sus principales competidores eran el Intel Celeron 266 , el IDT WinChip 2-266 y el AMD K6-2 266 , que ofrecían un mayor rendimiento en la mayoría de las pruebas comparativas y aplicaciones. ^{[ 5 ]} El Celeron y el K6-2 funcionaban a 266 MHz, y la clasificación PR del WinChip 2 se basaba en el rendimiento de su competidor AMD. ^{[ 5 ]}

Anunciado en 1998, el chip nunca llegó a generalizarse, y Rise se retiró discretamente del mercado en diciembre del año siguiente.

Al igual que sus competidores Cyrix e IDT , Rise descubrió que no podía competir con Intel y AMD .