VIA Nano

El VIA Nano (anteriormente con nombre en clave VIA Isaiah ) es una CPU de 64 bits para ordenadores personales . El VIA Nano fue lanzado por VIA Technologies en 2008 después de cinco años de desarrollo ^{[ 1 ]} por su división de CPU, Centaur Technology . Esta arquitectura Isaiah de 64 bits fue diseñada desde cero, presentada el 24 de enero de 2008, ^{[ 2 ] [ 3 ] [ 4 ] [ 5 ]} y lanzada el 29 de mayo, incluyendo variantes de bajo voltaje y la marca Nano. ^{[ 6 ]} El procesador admite una serie de extensiones x86 específicas de VIA diseñadas para aumentar la eficiencia en dispositivos de bajo consumo.

A diferencia de Intel y AMD , VIA utiliza dos nombres en clave de desarrollo distintos para cada uno de sus núcleos de CPU. En este caso, el nombre en clave 'CN' fue utilizado en Estados Unidos por Centaur Technology. VIA utiliza nombres bíblicos como códigos en Taiwán , y Isaías fue la elección para este procesador y arquitectura en particular. El marketing previo al lanzamiento del VIA Isaiah afirma que es el doble de rápido en rendimiento de enteros y cuatro veces más rápido en rendimiento de punto flotante que el VIA Esther de la generación anterior a una velocidad de reloj y consumo de energía equivalentes , con una potencia de diseño térmico que oscila entre 5  W y 25  W. ^{[ 7 ]} Al ser un diseño completamente nuevo, la arquitectura Isaiah se construyó con soporte para características como el conjunto de instrucciones x86-64 y la virtualización x86 que no estaban disponibles en sus predecesores, la línea VIA C7 , al tiempo que conservaba sus extensiones de cifrado. Varias pruebas independientes demostraron que el VIA Nano rinde mejor que el Intel Atom de un solo núcleo en una variedad de cargas de trabajo. ^{[ 8 ] [ 9 ] [ 10 ]} En una prueba de Ars Technica de 2008 , una VIA Nano obtuvo un rendimiento significativo en el subsistema de memoria después de que su CPUID cambiara a Intel, lo que sugiere la posibilidad de que el software de evaluación comparativa solo verifique el CPUID en lugar de las características reales compatibles con la CPU para elegir una ruta de código. El software de evaluación comparativa utilizado se había lanzado antes del lanzamiento de la VIA Nano. ^{[ 11 ]}

El 3 de noviembre de 2009, VIA lanzó la serie Nano 3000. VIA afirma que estos modelos pueden ofrecer un aumento de rendimiento del 20 % y un 20 % más de eficiencia energética que las series Nano 1000 y 2000. ^{[ 12 ]} Las pruebas de rendimiento realizadas por VIA afirman que un  Nano de la serie 3000 de 1,6 GHz puede superar al antiguo Intel Atom N270 en aproximadamente un 40-54 %. ^{[ 13 ]} La serie 3000 añade las extensiones del conjunto de instrucciones SIMD SSE4 , que se introdujeron por primera vez con las revisiones de 45 nm de la arquitectura Intel Core 2 . 

El 11 de noviembre de 2011, VIA lanzó el procesador VIA Nano X2 de doble núcleo con su primera placa base pico-itx de doble núcleo. El VIA Nano X2 está fabricado con un  proceso de 40 nm y admite las extensiones del conjunto de instrucciones SIMD SSE4 , fundamentales para las aplicaciones modernas que dependen de la coma flotante. ^{[ 14 ]} VIA afirma que ofrece un rendimiento un 30 % superior en comparación con el Intel Atom, con una frecuencia de reloj un 50 % mayor. ^{[ 15 ]}

Los procesadores de la empresa conjunta Zhaoxin , lanzados desde 2014, se basan en la serie VIA Nano.

• Conjunto de instrucciones x86-64
• Velocidad de reloj de 1  GHz a 2  GHz
• Velocidad del bus de 533 MHz u 800 MHz (1066 MHz para Nano x2)   
• Caché L1 de 64 KB para datos y 64 KB para instrucciones, y caché L2 de 1 MB por núcleo. ^{[ 16 ]}
• Proceso de fabricación de 65 nm  (40 nm para Nano x2)
• Ejecución de instrucciones fuera de orden superescalar
• Compatibilidad con los conjuntos de instrucciones MMX, SSE, SSE2, SSE3, SSSE3 y SSE4.
• Compatibilidad con virtualización x86 mediante implementación compatible con Intel (deshabilitada antes del paso 3).
• Compatibilidad con memoria ECC
• Compatible con pines de VIA C7 y VIA Eden.

• Diseño superescalar y de ejecución fuera de orden : Ofrece un rendimiento mucho mejor que su predecesor, el procesador VIA C7, que era de ejecución en orden. Esto sitúa a la arquitectura Isaiah al nivel de las ofertas de AMD e Intel del mismo año.
• Fusión de instrucciones : Permite al procesador combinar varias instrucciones en una sola, mejorando el rendimiento y reduciendo el consumo de energía. Esta técnica, similar a la utilizada por el procesador Atom, es más eficiente que dividir las instrucciones en unidades más pequeñas.
• Predicción de ramificaciones mejorada : Utiliza ocho predictores en dos etapas del proceso.
• Diseño de la caché de la CPU : Un diseño de caché exclusivo significa que el contenido de la caché L1 no se duplica en la caché L2, lo que proporciona una caché total mayor.
• Precarga de datos : Incorporación de nuevos mecanismos para la precarga de datos, incluyendo tanto la carga de una caché especial de 64 líneas antes de cargar la caché L2 como una carga directa a la caché L1.
  • Recupera cuatro instrucciones x86 por ciclo , en comparación con los tres a cinco ciclos de Intel.
  • Emite tres microoperaciones /reloj a las unidades de ejecución
• Acceso a memoria : Combina datos de almacenamiento más pequeños en datos de carga más grandes.
• Unidades de ejecución : Se dispone de siete unidades de ejecución, lo que permite ejecutar hasta siete microoperaciones por ciclo de reloj.
  • Dos unidades de enteros (ALU1 y ALU2)
    • La ALU1 está completa en cuanto a funcionalidades, mientras que la ALU2 carece de algunas instrucciones de bajo uso y, por lo tanto, es más adecuada para tareas como cálculos de direcciones.
  • Dos unidades de almacenamiento, una para el almacenamiento de direcciones y otra para el almacenamiento de datos, según VIA .
  • Una unidad de carga
  • Dos unidades de medios (MEDIA-A y MEDIA-B) con una ruta de datos de 128 bits , que admiten 4 operaciones de precisión simple o 2 de precisión doble. El cálculo de medios se refiere al uso de las dos unidades de medios.
    • MEDIA-A ejecuta instrucciones de suma de punto flotante (latencia de 2 ciclos para precisión simple y doble ), SIMD de enteros, cifrado, división y raíz cuadrada.
    • MEDIA-B ejecuta instrucciones de "multiplicación" de punto flotante (latencia de 2 ciclos para precisión simple, latencia de 3 ciclos para precisión doble).
    • Gracias al paralelismo introducido con las dos unidades multimedia, el procesamiento multimedia puede proporcionar cuatro instrucciones de "suma" y cuatro de "multiplicación" por ciclo de reloj.
  • Una nueva implementación de la suma de punto flotante con la menor latencia de reloj para un procesador x86 hasta la fecha.
  • Casi todas las instrucciones SIMD de enteros se ejecutan en un solo ciclo de reloj.
  • Implementa los conjuntos de instrucciones multimedia MMX , SSE , SSE2 , SSE3 y SSSE3.
  • Implementa el conjunto de instrucciones multimedia SSE4.1 (serie VIA Nano 3000).
  • Implementa el conjunto de instrucciones multimedia SSE4.1 (serie VIA Nano x2).
• Gestión de energía : Además de requerir muy poca energía, incluye muchas funciones nuevas.
  • Incluye un nuevo estado de energía C6 (se vacían las cachés, se guarda el estado interno y se desactiva el voltaje del núcleo).
  • Control adaptativo del estado P : Transición entre estados de rendimiento y voltaje sin detener la ejecución.
  • Overclocking adaptativo : Overclocking automático si la temperatura en el núcleo del procesador es baja.
  • Límite térmico adaptativo : Ajuste del procesador para mantener una temperatura predefinida por el usuario.
• Cifrado : Incluye el motor VIA PadLock.
  • Compatibilidad de hardware con cifrado AES , algoritmos de hash seguro SHA-1 y SHA-256 y generación de números aleatorios.

• Lista de microprocesadores VIA Nano
• Lista de microprocesadores VIA
• Netbook

• Procesador VIA Nano Archivado el 30/05/2008 en Wayback Machine
• Procesador de doble núcleo VIA Nano X2
• Procesador VIA QuadCore