Integridad de la señal

La integridad de la señal o SI es un conjunto de medidas de la calidad de una señal eléctrica . En electrónica digital , un flujo de valores binarios se representa mediante una forma de onda de voltaje (o corriente). Sin embargo, las señales digitales son fundamentalmente analógicas por naturaleza y todas las señales están sujetas a efectos como ruido , distorsión y pérdida. En distancias cortas y a bajas tasas de bits, un simple conductor puede transmitir esto con suficiente fidelidad. A altas tasas de bits y en distancias más largas o a través de varios medios, varios efectos pueden degradar la señal eléctrica hasta el punto en que ocurren errores y el sistema o dispositivo falla. La ingeniería de integridad de señal es la tarea de analizar y mitigar estos efectos. Es una actividad importante en todos los niveles de empaquetado y ensamblaje de electrónica, desde las conexiones internas de un circuito integrado (CI), ^[1] pasando por el paquete , la placa de circuito impreso (PCB), la placa base y las conexiones entre sistemas. ^[2] Si bien hay algunos temas comunes en estos diversos niveles, también hay consideraciones prácticas, en particular el tiempo de vuelo de interconexión versus el período de bit, que causan diferencias sustanciales en el enfoque de la integridad de la señal para conexiones en chip versus conexiones de chip a chip.

Algunos de los principales problemas que preocupan a la integridad de la señal son el zumbido , la diafonía , el rebote de tierra , la distorsión , la pérdida de señal y el ruido de la fuente de alimentación .

La integridad de la señal involucra principalmente el desempeño eléctrico de los cables y otras estructuras de empaquetado utilizadas para mover señales dentro de un producto electrónico. Este desempeño es una cuestión de física básica y como tal ha permanecido relativamente sin cambios desde el inicio de la señalización electrónica. El primer cable telegráfico transatlántico sufrió graves problemas de integridad de la señal , y el análisis de los problemas produjo muchas de las herramientas matemáticas que todavía se usan hoy para analizar problemas de integridad de la señal, como las ecuaciones del telegrafista . Productos tan antiguos como la central telefónica de barra transversal Western Electric (circa 1940), basada en el relé de resorte de alambre, sufrieron casi todos los efectos que vemos hoy: el zumbido, la diafonía, el rebote de tierra y el ruido de la fuente de alimentación que plagan los productos digitales modernos.

En las placas de circuitos impresos, la integridad de la señal se convirtió en una preocupación seria cuando los tiempos de transición (subida y bajada) de las señales comenzaron a ser comparables al tiempo de propagación a través de la placa. En términos muy generales, esto suele ocurrir cuando las velocidades del sistema superan unas pocas decenas de MHz. Al principio, solo unas pocas de las señales más importantes o de mayor velocidad necesitaban un análisis o diseño detallado. A medida que aumentaban las velocidades, una fracción cada vez mayor de señales necesitaban prácticas de análisis y diseño de SI. En los diseños de circuitos modernos (> 100 MHz), esencialmente todas las señales deben diseñarse teniendo en cuenta la SI.

Para los circuitos integrados, el análisis SI se hizo necesario como efecto de las reglas de diseño reducidas. En los primeros días de la era moderna de VLSI, el diseño y el diseño de circuitos de chips digitales eran procesos manuales. El uso de la abstracción y la aplicación de técnicas de síntesis automática han permitido desde entonces a los diseñadores expresar sus diseños utilizando lenguajes de alto nivel y aplicar un proceso de diseño automatizado para crear diseños muy complejos, ignorando en gran medida las características eléctricas de los circuitos subyacentes. Sin embargo, las tendencias de escalado (ver la ley de Moore ) trajeron los efectos eléctricos de nuevo al frente en los nodos de tecnología recientes. Con el escalado de la tecnología por debajo de 0,25 μm, los retrasos del cable se han vuelto comparables o incluso mayores que los retrasos de la compuerta. Como resultado, los retrasos del cable debían considerarse para lograr el cierre de tiempo . En las tecnologías nanométricas a 0,13 μm y por debajo, las interacciones no deseadas entre señales (por ejemplo, diafonía) se convirtieron en una consideración importante para el diseño digital. En estos nodos de tecnología, el rendimiento y la corrección de un diseño no se pueden asegurar sin considerar los efectos del ruido.

La mayor parte de este artículo trata sobre la SI en relación con la tecnología electrónica moderna, en particular el uso de circuitos integrados y tecnología de placas de circuito impreso . Sin embargo, los principios de la SI no son exclusivos de la tecnología de señalización utilizada. La SI existía mucho antes de la aparición de cualquiera de estas tecnologías y seguirá existiendo mientras persistan las comunicaciones electrónicas.

Los problemas de integridad de la señal en los circuitos integrados (CI) modernos pueden tener muchas consecuencias drásticas para los diseños digitales:

• Los productos pueden dejar de funcionar por completo o, peor aún, volverse poco confiables en el campo.
• El diseño puede funcionar, pero sólo a velocidades más lentas que las planificadas.
• El rendimiento puede reducirse, a veces drásticamente.

El costo de estos fallos es muy alto e incluye los costos de fotomáscara , los costos de ingeniería y el costo de oportunidad debido a la introducción tardía del producto. Por lo tanto, se han desarrollado herramientas de automatización del diseño electrónico (EDA) para analizar, prevenir y corregir estos problemas. ^[1] En los circuitos integrados , o CI, la principal causa de los problemas de integridad de la señal es la diafonía . En las tecnologías CMOS , esto se debe principalmente a la capacitancia de acoplamiento , pero en general puede ser causado por inductancia mutua , acoplamiento de sustrato , operación de compuerta no ideal y otras fuentes. Las soluciones normalmente implican cambiar los tamaños de los controladores y/o el espaciado de los cables.

En los circuitos analógicos, los diseñadores también se preocupan por el ruido que surge de fuentes físicas, como el ruido térmico , el ruido de parpadeo y el ruido de disparo . Estas fuentes de ruido, por un lado, presentan un límite inferior para la señal más pequeña que se puede amplificar y, por otro, definen un límite superior para la amplificación útil.

En los circuitos integrados digitales, el ruido en una señal de interés surge principalmente de los efectos de acoplamiento de la conmutación de otras señales. El aumento de la densidad de interconexión ha llevado a que cada cable tenga vecinos que están físicamente más cerca entre sí, lo que genera un aumento de la diafonía entre redes vecinas. A medida que los circuitos han seguido reduciéndose de acuerdo con la ley de Moore , varios efectos han conspirado para empeorar los problemas de ruido:

• Para mantener la resistencia tolerable a pesar de la reducción del ancho, las geometrías de los cables modernos son más gruesas en proporción a su espaciamiento. Esto aumenta la capacitancia de la pared lateral a expensas de la capacitancia a tierra, lo que aumenta el voltaje de ruido inducido (expresado como una fracción del voltaje de suministro).
• El escalamiento tecnológico ha llevado a voltajes de umbral más bajos para los transistores MOS y también ha reducido la diferencia entre el voltaje de umbral y el voltaje de suministro, reduciendo así los márgenes de ruido .
• Las velocidades lógicas, y en particular las velocidades de reloj, han aumentado significativamente, lo que da lugar a tiempos de transición (subida y bajada) más rápidos. Estos tiempos de transición más rápidos están estrechamente relacionados con una diafonía capacitiva más alta. Además, a velocidades tan altas entran en juego las propiedades inductivas de los cables, especialmente la inductancia mutua.

Estos efectos han aumentado las interacciones entre señales y han disminuido la inmunidad al ruido de los circuitos CMOS digitales. Esto ha llevado a que el ruido sea un problema importante para los circuitos integrados digitales que todo diseñador de chips digitales debe tener en cuenta antes de su lanzamiento . Hay varias preocupaciones que deben mitigarse:

• El ruido puede hacer que una señal asuma un valor incorrecto. Esto es particularmente crítico cuando la señal está a punto de ser bloqueada (o muestreada), ya que se podría cargar un valor incorrecto en un elemento de almacenamiento, lo que provocaría una falla lógica.
• El ruido puede retrasar la estabilización de la señal en el valor correcto. Esto suele denominarse ruido en retardo .
• El ruido (por ejemplo, el zumbido) puede hacer que el voltaje de entrada de una compuerta caiga por debajo del nivel del suelo o que supere el voltaje de suministro. Esto puede reducir la vida útil del dispositivo al forzar los componentes, inducir un bloqueo o provocar múltiples ciclos de señales que solo deberían ciclar una vez en un período determinado.

Normalmente, un diseñador de circuitos integrados seguiría los siguientes pasos para la verificación SI:

• Realice una extracción de diseño para obtener los parásitos asociados con el diseño. Por lo general, se extraen los parásitos del peor y del mejor caso y se utilizan en las simulaciones. En el caso de los circuitos integrados, a diferencia de las placas de circuito impreso, casi nunca se realiza la medición física de los parásitos, ya que las mediciones in situ con equipos externos son extremadamente difíciles. Además, cualquier medición se realizaría después de que se haya creado el chip, lo que es demasiado tarde para solucionar los problemas observados.
• Cree una lista de eventos de ruido esperados, incluidos diferentes tipos de ruido, como acoplamiento y reparto de carga .
• Cree un modelo para cada evento de ruido. Es fundamental que el modelo sea lo más preciso posible para modelar el evento de ruido en cuestión.
• Para cada evento de señal, decida cómo excitar el circuito para que se produzca el evento de ruido.
• Cree una lista de conexiones SPICE (u otro simulador de circuito) que represente la excitación deseada, para incluir tantos efectos (como inductancia y capacitancia parásitas y varios efectos de distorsión) como sea necesario.
• Ejecute simulaciones SPICE. Analice los resultados de la simulación y decida si es necesario rediseñar el sistema. Es habitual analizar los resultados con un patrón de ojo y calculando un presupuesto de tiempo. ^[3]

Las herramientas modernas de integridad de señales para el diseño de circuitos integrados realizan todos estos pasos de forma automática y generan informes que dan al diseño un certificado de buena salud o una lista de problemas que deben solucionarse. Sin embargo, estas herramientas generalmente no se aplican en todo el circuito integrado, sino solo en señales de interés seleccionadas.

Una vez que se detecta un problema, es necesario solucionarlo. Las soluciones típicas para los problemas de los circuitos integrados en chip incluyen:

• Eliminación de discontinuidades de impedancia. Búsqueda de lugares donde existan cambios significativos en la impedancia y ajuste de la geometría de la ruta para cambiar la impedancia de modo que coincida mejor con el resto de la ruta.
• Optimización del controlador. Puede haber demasiada unidad, pero también puede haber muy poca.
• Inserción de búfer. En este enfoque, en lugar de aumentar el tamaño del controlador de la víctima, se inserta un búfer en un punto apropiado de la red de la víctima.
• Reducción del tamaño del agresor. Esto funciona aumentando el tiempo de transición de la red atacante al reducir la fuerza de su conductor.
• Agregar protección. Agregue protección a las redes críticas o redes de reloj mediante protectores GND y VDD para reducir el efecto de la diafonía (esta técnica puede generar sobrecarga de enrutamiento).
• Cambios de ruta . Los cambios de ruta pueden ser muy eficaces para solucionar problemas de ruido, principalmente al reducir los efectos de acoplamiento más problemáticos a través de la separación.

Cada una de estas correcciones puede causar otros problemas. Este tipo de problema debe abordarse como parte de los flujos de diseño y el cierre del diseño . Volver a analizar después de los cambios de diseño es una medida prudente.

La terminación en chip (ODT) o impedancia controlada digitalmente (DCI ^[4] ) es una tecnología en la que la resistencia de terminación para la adaptación de impedancia en líneas de transmisión se ubica dentro de un chip semiconductor, en lugar de un dispositivo separado y discreto montado en una placa de circuito. La proximidad de la terminación con el receptor acorta el paso entre ambos, mejorando así la integridad general de la señal.

Para las conexiones cableadas, es importante comparar el tiempo de vuelo de interconexión con el período de bit para decidir si se necesita una conexión con impedancia coincidente o no.

El tiempo de vuelo del canal (retardo) de la interconexión es de aproximadamente 1 ns por cada 15 cm ( 6 pulgadas ) de línea de banda FR-4 (la velocidad de propagación depende del dieléctrico y la geometría). ^[5] Las reflexiones de pulsos anteriores en desajustes de impedancia se apagan después de unos pocos rebotes hacia arriba y hacia abajo de la línea (es decir, en el orden del tiempo de vuelo). A bajas velocidades de bits, los ecos se apagan por sí solos y, a mitad del pulso, no son una preocupación. La adaptación de impedancia no es necesaria ni deseable. Hay muchos tipos de placas de circuito distintas de FR-4, pero generalmente son más costosas de fabricar.

La suave tendencia hacia velocidades de bits más altas se aceleró drásticamente en 2004, con la introducción por parte de Intel del estándar PCI-Express . Siguiendo este ejemplo, la mayoría de los estándares de conexión de chip a chip experimentaron un cambio arquitectónico desde buses paralelos a enlaces serializador/deserializador ( SERDES ) llamados "carriles". Estos enlaces seriales eliminan el sesgo de reloj del bus paralelo y reducen el número de trazas y los efectos de acoplamiento resultantes, pero estas ventajas se obtienen a costa de un gran aumento en la velocidad de bits en los carriles y períodos de bits más cortos.

A velocidades de datos de varios gigabit/s, los diseñadores de enlaces deben considerar las reflexiones en los cambios de impedancia (por ejemplo, cuando las trazas cambian de nivel en las vías , consulte Líneas de transmisión ), el ruido inducido por conexiones vecinas densamente empaquetadas ( diafonía ) y la atenuación de alta frecuencia causada por el efecto pelicular en la traza metálica y la tangente de pérdida dieléctrica. Ejemplos de técnicas de mitigación para estas deficiencias son un rediseño de la geometría de la vía para garantizar una coincidencia de impedancia, el uso de señalización diferencial y el filtrado de preénfasis , respectivamente. ^{[6] [7]}

En estas nuevas velocidades de bits de varios gigabit/s, el período de bit es más corto que el tiempo de vuelo; los ecos de pulsos anteriores pueden llegar al receptor encima del pulso principal y corromperlo. En ingeniería de comunicaciones, esto se llama interferencia entre símbolos (ISI). En ingeniería de integridad de señal, generalmente se llama cierre de ojo (una referencia al desorden en el centro de un tipo de traza de osciloscopio llamado diagrama de ojo). Cuando el período de bit es más corto que el tiempo de vuelo, la eliminación de reflexiones utilizando técnicas clásicas de microondas como hacer coincidir la impedancia eléctrica del transmisor con la interconexión, las secciones de interconexión entre sí y la interconexión con el receptor, es crucial. La terminación con una fuente o carga es un sinónimo de hacer coincidir en los dos extremos. La impedancia de interconexión que se puede seleccionar está limitada por la impedancia del espacio libre ( ~377 Ω ), un factor de forma geométrico y por la raíz cuadrada de la constante dieléctrica relativa del relleno de línea de banda (normalmente FR-4, con una constante dieléctrica relativa de ~4). En conjunto, estas propiedades determinan la impedancia característica de la traza . 50 Ω es una opción conveniente para líneas de un solo extremo, ^[8] y 100 ohmios para diferenciales.

Como consecuencia de la baja impedancia requerida por la adaptación, las pistas de señal de PCB transportan mucha más corriente que sus contrapartes en chip. Esta corriente más grande induce diafonía principalmente en un modo magnético o inductivo en lugar de en un modo capacitivo. Para combatir esta diafonía, los diseñadores de PCB digitales deben tener muy en cuenta no solo la ruta de señal prevista para cada señal, sino también la ruta de la corriente de señal de retorno para cada señal. La señal en sí y su ruta de corriente de señal de retorno son igualmente capaces de generar diafonía inductiva. Los pares de pistas diferenciales ayudan a reducir estos efectos.

Una tercera diferencia entre la conexión en chip y la conexión de chip a chip tiene que ver con el tamaño de la sección transversal del conductor de señal, es decir, que los conductores de PCB son mucho más grandes (normalmente de 100 μm o más de ancho). Por lo tanto, las pistas de PCB tienen una pequeña resistencia en serie (normalmente 0,1 Ω/cm) en CC. Sin embargo, el componente de alta frecuencia del pulso se atenúa mediante una resistencia adicional debido al efecto pelicular y la tangente de pérdida dieléctrica asociada con el material de la PCB.

El desafío principal a menudo depende de si el proyecto es una aplicación de consumo orientada a los costos o una aplicación de infraestructura orientada al rendimiento. ^[9] Suelen requerir una verificación extensa posterior al diseño (usando un simulador EM ) y una optimización del diseño previa al diseño (usando SPICE y un simulador de canal), respectivamente.

Los niveles de ruido en una traza/red dependen en gran medida de la topología de enrutamiento seleccionada. En una topología punto a punto, la señal se enruta desde el transmisor directamente al receptor (esto se aplica en PCIe , RapidIO , Gigabit Ethernet , DDR2 / DDR3 / DDR4 DQ/DQS, etc.). Una topología punto a punto tiene menos problemas de SI, ya que no se introducen grandes coincidencias de impedancia por las líneas T (una división bidireccional de una traza).

En el caso de interfaces en las que varios paquetes reciben datos de la misma línea (por ejemplo, con una configuración de placa base), la línea debe dividirse en algún punto para dar servicio a todos los receptores. Se considera que se producen algunos desajustes de impedancia y de stubs. Las interfaces multipaquete incluyen B LVDS , banco C/A DDR2/DDR3/DDR4, RS485 y bus CAN . Existen dos topologías principales de multipaquete: árbol y fly-by.

• Realice una extracción de diseño para obtener los parásitos asociados con el diseño. Por lo general, se extraen los parásitos del peor y del mejor caso y se utilizan en las simulaciones. Debido a la naturaleza distribuida de muchas de las deficiencias, se utiliza la simulación electromagnética ^[10] para la extracción.
• Si la PCB o el encapsulado ya existe, el diseñador también puede medir el deterioro que presenta la conexión utilizando instrumentación de alta velocidad, como un analizador de redes vectoriales . Por ejemplo, el grupo de trabajo IEEE P802.3ap utiliza parámetros S medidos como casos de prueba ^[11] para las soluciones propuestas al problema de Ethernet de 10 Gbit/s sobre placas base.
• Es imprescindible realizar un modelado preciso del ruido. Cree una lista de eventos de ruido esperados, incluidos diferentes tipos de ruido, como el acoplamiento y el reparto de carga . Se pueden utilizar la especificación de información del búfer de entrada y salida (IBIS) o modelos de circuitos para representar controladores y receptores.
• Para cada evento de ruido, decida cómo excitar el circuito para que se produzca el evento de ruido.
• Cree una lista de redes SPICE (u otro simulador de circuito) que represente la excitación deseada.
• Ejecute SPICE y registre los resultados.
• Analice los resultados de la simulación y decida si es necesario rediseñarlos. Para analizar los resultados, a menudo se genera un ojo de datos y se calcula un presupuesto de tiempo. En YouTube se puede encontrar un video de ejemplo para generar un ojo de datos: An Eye is Born.

Existen herramientas EDA de propósito especial ^[12] que ayudan al ingeniero a realizar todos estos pasos en cada señal de un diseño, señalando problemas o verificando que el diseño esté listo para su fabricación. Al seleccionar qué herramienta es mejor para una tarea en particular, se deben considerar las características de cada una, como la capacidad (cuántos nodos o elementos), el rendimiento (velocidad de simulación), la precisión (qué tan buenos son los modelos), la convergencia (qué tan bueno es el solucionador), la capacidad (no lineal versus lineal, dependiente de la frecuencia versus independiente de la frecuencia, etc.) y la facilidad de uso.

Un diseñador de paquetes de circuitos integrados o de PCB elimina los problemas de integridad de la señal mediante estas técnicas:

• Colocar un plano de referencia sólido adyacente a las trazas de señal para controlar la diafonía
• Controlar el espaciado del ancho de la traza con respecto al plano de referencia para crear una impedancia de traza consistente
• Uso de terminaciones para controlar el timbre
• Enruta trazas perpendiculares en capas adyacentes para reducir la diafonía
• Aumentar el espacio entre las trazas para reducir la diafonía
• Proporcionar suficientes conexiones a tierra (y energía) para limitar el rebote de tierra (esta subdisciplina de integridad de la señal a veces se denomina por separado integridad de la energía )
• Distribución de energía con capas planas sólidas para limitar el ruido de la fuente de alimentación
• Adición de un filtro de preénfasis a la celda de control del transmisor ^[13]
• Añadiendo un ecualizador a la celda receptora ^[13]
• Circuito mejorado de recuperación de datos y reloj (CDR) con baja fluctuación/ruido de fase ^[14]

Cada una de estas correcciones puede causar otros problemas. Este tipo de problema debe abordarse como parte de los flujos de diseño y el cierre del diseño .

• Integridad de poder
• Interferencia electromagnética
• Compatibilidad electromagnética

• Howard Johnson y Martin Graham (2002). Propagación de señales a alta velocidad: magia negra avanzada . Upper Saddle River, Nueva Jersey: Prentice Hall PTR. ISBN 0-13-084408-X.Texto de referencia de nivel avanzado para diseñadores digitales experimentados que desean llevar sus diseños a los límites superiores de velocidad y distancia.
• Eric Bogatin. (2009). Integridad de la señal y la potencia: simplificada, segunda edición. Upper Saddle River, Nueva Jersey: Prentice Hall. ISBN 978-0-13-234979-6. Archivado desde el original el 10 de septiembre de 2011.De la contraportada: Se basa en la experiencia industrial del autor y en su trabajo enseñando a más de cinco mil ingenieros.
• Stephen H. Hall; Garrett W. Hall; James A. McCall. (2000). Diseño de sistemas digitales de alta velocidad: un manual de teoría de interconexión y prácticas de diseño . Nueva York: Wiley. ISBN 0-471-36090-2.
• William J. Dally; John W. Poulton. (1999). Ingeniería de sistemas digitales . Cambridge: Cambridge Univ. Press. ISBN 0-521-59292-5.Libro de texto sobre los problemas de construcción de sistemas digitales, incluida la integridad de la señal.
• Douglas Brooks. (2003). Problemas de integridad de la señal y diseño de placas de circuito impreso . Upper Saddle River, Nueva Jersey: Prentice Hall PTR. ISBN 0-13-141884-X.Este libro aborda la ingeniería eléctrica y los principios de integridad de la señal desde un nivel básico, asumiendo poco conocimiento previo.
• Geoff Lawday; David Ireland y Greg Edlund. (2008). El compañero de un ingeniero de integridad de señales: simulación de diseño y medición y pruebas en tiempo real . Upper Saddle River, Nueva Jersey: Prentice Hall. ISBN 978-0-13-186006-3.
• Raj; A. Ege Engin. (2008). Modelado y diseño de integridad de potencia para semiconductores y sistemas . Upper Saddle River, Nueva Jersey: Prentice Hall. ISBN 978-0-13-615206-4.Mediante estudios de casos realistas y ejemplos de software descargables, dos expertos líderes demuestran las mejores técnicas actuales para diseñar y modelar interconexiones con el fin de distribuir la energía de manera eficiente y minimizar el ruido. Los autores presentan cuidadosamente los conceptos básicos del diseño de distribución de energía, presentan y comparan sistemáticamente las técnicas líderes para modelar el ruido y vinculan estas técnicas con aplicaciones específicas. Sus numerosos ejemplos van desde los más simples (utilizando ecuaciones analíticas para calcular el ruido de la fuente de alimentación) hasta aplicaciones complejas a nivel de sistema.
• Integridad de la señal para diseñadores de PCB
• Centro de integridad de señales de Altera
• Principios básicos de la integridad de la señal
• Recursos para el análisis de integridad de señales de Agilent EEsof EDA
• "Consejo de diseño: instrumentos modelo para mejorar la simulación de la integridad de la señal", EETimes, John Olah, 25 de octubre de 2007
• Los temas relacionados con la integridad de la señal se discutieron en DesignCon 2008 del 4 de febrero de 2008 al 7 de febrero de 2008
• "Comprensión de la integridad de la señal: la integridad de la señal se está convirtiendo en un problema cada vez más importante a medida que aumentan las frecuencias de reloj", por Eric Bogatin, GigaTest Labs, Agilent Application Note 5988-5978EN, abril de 2002, 8 páginas, PDF, 0,9 MB
• "Serie de análisis de integridad de señal, parte 1: TDR de un solo puerto, TDR/TDT y TDR de dos puertos" (Nota de aplicación de Agilent 5989-5763EN, febrero de 2007, 72 páginas, PDF, 5,2 MB)
• "Serie de análisis de integridad de señal, parte 2: TDR/VNA/PLTS de 4 puertos" (Nota de aplicación de Agilent 5989-5764EN, febrero de 2007, 56 páginas, PDF, 3,6 MB)
• "Serie de análisis de integridad de señal, parte 3: el ABC de la desincrustación" (Nota de aplicación de Agilent 5989-5765EN, julio de 2007, 48 páginas, PDF, 2,5 MB)