RapidIO

La arquitectura RapidIO es una tecnología de conexión eléctrica de conmutación de paquetes de alto rendimiento . Admite mensajería, lectura/escritura y semántica de coherencia de caché . Basada en especificaciones eléctricas estándar de la industria, como las de Ethernet , RapidIO se puede utilizar como interconexión de chip a chip, de placa a placa y de chasis a chasis.

El protocolo RapidIO fue diseñado originalmente por Mercury Computer Systems y Motorola ( Freescale ) como reemplazo del bus propietario RACEway de Mercury y el bus PowerPC de Freescale. ^[1] La Asociación Comercial RapidIO se formó en febrero de 2000 e incluía a fabricantes de equipos originales (OEM) de telecomunicaciones y almacenamiento, así como a empresas de FPGA, procesadores y conmutadores.

La revisión 1.1 de la especificación RapidIO (3xN Gen1), publicada en marzo de 2001, definió un bus paralelo amplio. Esta especificación no logró una adopción comercial extensa.

La revisión 1.2 de la especificación RapidIO, publicada en junio de 2002, ^[2] definió una interconexión en serie basada en la capa física XAUI. Los dispositivos basados ​​en esta especificación lograron un éxito comercial significativo en la banda base inalámbrica, ^[3] la generación de imágenes y la informática militar. ^[4]

La revisión 1.3 de la especificación RapidIO se publicó en junio de 2005.

La revisión 2.0 de la especificación RapidIO (6xN Gen2) se publicó en marzo de 2008. ^[5] Esta agregó más anchos de puerto (2×, 8× y 16×) y aumentó la velocidad máxima del carril a 6,25  GBd /5 Gbit/s.

La revisión 2.1 de la especificación RapidIO se publicó en septiembre de 2009.

La revisión 2.2 de la especificación RapidIO se publicó en mayo de 2011.

La revisión 3.0 de la especificación RapidIO (10xN Gen3) se publicó en octubre de 2013. ^[6] Se realizaron los siguientes cambios:

• Basado en las especificaciones eléctricas Ethernet 10GBASE-KR estándar de la industria para aplicaciones de alcance corto (20 cm + conector) y largo (1 m + 2 conectores)
• Aprovecha directamente el esquema de entrenamiento DME Ethernet 10GBASE-KR para la optimización de la calidad de la señal de largo alcance
• Define un esquema de codificación 64b/67b (similar al estándar Interlaken ) para soportar interconexiones tanto de cobre como ópticas y para mejorar la eficiencia del ancho de banda.
• Enlaces asimétricos dinámicos para ahorrar energía (por ejemplo, 4× en una dirección, 1× en la otra)
• Adición de una capacidad de sincronización de tiempo similar a IEEE 1588 , pero mucho menos costosa de implementar
• Compatibilidad con identificadores de dispositivos de 32 bits, lo que aumenta el tamaño máximo del sistema y permite una compatibilidad innovadora con la virtualización de hardware
• El modelo de programación de tabla de enrutamiento revisado simplifica el software de gestión de red
• Optimizaciones del protocolo de intercambio de paquetes

La revisión 3.1 de la especificación RapidIO se publicó en octubre de 2014. ^[7] Se desarrolló a través de una colaboración entre la Asociación Comercial RapidIO y NGSIS. La revisión 3.1 tiene los siguientes cambios en comparación con la especificación 3.0:

• Protocolo de sincronización horaria MECS para sistemas integrados más pequeños. La sincronización horaria MECS admite fuentes de tiempo redundantes. Este protocolo tiene un coste menor que el protocolo de sincronización de marca de tiempo introducido en la revisión 3.0.
• Instalaciones de prueba PRBS e interfaz de registro estándar.
• Definición del comportamiento de los enlaces asimétricos estructurales e interfaz de registro estándar. Estos enlaces asimétricos estructurales transportan muchos más datos en una dirección que en la otra, para aplicaciones como sensores o canales de procesamiento. A diferencia de los enlaces asimétricos dinámicos, los enlaces asimétricos estructurales permiten a los implementadores eliminar carriles en las placas y en el silicio, lo que ahorra tamaño, peso y energía. Los enlaces asimétricos estructurales también permiten el uso de carriles alternativos en caso de una falla de hardware en un puerto de varios carriles.
• Registro de errores extendido para capturar una serie de errores con fines de diagnóstico
• Perfiles de dispositivos espaciales para puntos finales y conmutadores, que definen lo que significa ser un dispositivo RapidIO compatible con espacio.

La revisión 3.2 de la especificación RapidIO se publicó en febrero de 2016.

La revisión 4.0 de la especificación RapidIO (25xN Gen4) se publicó en junio de 2016. ^[8] Tuvo los siguientes cambios en comparación con las especificaciones 3.x:

• Admite una velocidad de carril de 25 Gbaud y especificaciones de capa física, con cambios asociados en el modelo de programación
• Permitir que IDLE3 se use con cualquier clase de velocidad en baudios, con negociación de secuencia IDLE especificada
• Se aumentó el tamaño máximo de paquete a 284 bytes en previsión de la especificación de coherencia de caché
• Admite 16 prioridades de capa física
• Admite “Transmisión sin errores” para transferencia de información isócrona de alto rendimiento

La revisión 4.1 de la especificación RapidIO se publicó en julio de 2017. ^[9]

Las estructuras RapidIO se utilizan en redes de infraestructura celular 3G, 4G y LTE con millones de puertos RapidIO enviados ^[10] a estaciones base inalámbricas en todo el mundo. Las estructuras RapidIO se diseñaron originalmente para permitir la conexión de diferentes tipos de procesadores de diferentes fabricantes en un solo sistema. Esta flexibilidad ha impulsado el uso generalizado de RapidIO en equipos de infraestructura inalámbrica donde existe la necesidad de combinar procesadores heterogéneos, DSP, FPGA y de comunicación en un sistema estrechamente acoplado con baja latencia y alta confiabilidad.

Los sistemas de análisis de HPC y centros de datos se han implementado utilizando una malla de tejido toroidal 2D RapidIO ^[11] que proporciona una interfaz de propósito general de alta velocidad entre los cartuchos del sistema. Esto permite aplicaciones que se benefician de un ancho de banda alto y una comunicación de nodo a nodo de baja latencia. La malla unificada RapidIO 2D Torus se enruta como una configuración de anillo toroidal que conecta hasta 45 cartuchos de servidor. Por lo tanto, es capaz de proporcionar conexiones de 5 Gb por carril en cada dirección a sus vecinos norte, sur, este y oeste. Esto permite que el sistema satisfaga muchas aplicaciones HPC únicas donde se necesita tráfico localizado eficiente.

Además, al utilizar un centro de datos modular abierto y una plataforma de computación, ^[12] un sistema HPC heterogéneo ha demostrado el atributo de baja latencia de RapidIO para permitir análisis en tiempo real. ^[13] En marzo de 2015, se anunció un conmutador de tope de rack para impulsar RapidIO en las principales aplicaciones de centros de datos. ^[14]

La interconexión o "bus" es una de las tecnologías críticas en el diseño y desarrollo de los sistemas aviónicos de las naves espaciales, que dictan su arquitectura y nivel de complejidad. Existe una gran cantidad de arquitecturas existentes que aún se encuentran en uso dado su nivel de madurez. Estos sistemas existentes son suficientes para un tipo determinado de necesidad y requisito de arquitectura. Desafortunadamente, para las misiones de próxima generación se desea una arquitectura aviónica más capaz; que está muy por encima de las capacidades que ofrecen las arquitecturas existentes. Una opción viable para el diseño y desarrollo de estas arquitecturas de próxima generación es aprovechar los protocolos comerciales existentes capaces de acomodar altos niveles de transferencia de datos.

En 2012, el grupo de trabajo Next Generation Spacecraft Interconnect Standard (NGSIS) seleccionó RapidIO para que sirviera como base para las interconexiones de comunicación estándar que se utilizarían en las naves espaciales. El NGSIS es un esfuerzo de normalización general que incluye el desarrollo de RapidIO versión 3.1 y un esfuerzo de normalización de hardware a nivel de caja bajo VITA 78 llamado SpaceVPX o High ReliabilityVPX. El comité de requisitos del NGSIS desarrolló criterios de requisitos extensos con 47 elementos diferentes para la interconexión NGSIS. Los resultados de un estudio comercial independiente realizado por empresas miembro del NGSIS demostraron la superioridad de RapidIO sobre otros protocolos comerciales existentes, como InfiniBand, Fibre Channel y 10G Ethernet. Como resultado, el grupo decidió que RapidIO ofrecía la mejor interconexión general para las necesidades de las naves espaciales de próxima generación. ^[15]

La hoja de ruta de RapidIO se alinea con el desarrollo de Ethernet PHY. Las especificaciones de RapidIO para enlaces de 50 GBd y superiores están bajo investigación. ^[16]

Socio de enlace

Un extremo de un enlace RapidIO.

Punto final

Un dispositivo que puede originar y/o finalizar paquetes RapidIO.

Elemento de procesamiento

Un dispositivo que tiene al menos un puerto RapidIO

Cambiar

Un dispositivo que puede enrutar paquetes RapidIO.

El protocolo RapidIO se define en una especificación de 3 capas:

• Físico: Especificaciones eléctricas, PCS/PMA, protocolo a nivel de enlace para intercambio confiable de paquetes
• Transporte: enrutamiento, multidifusión y modelo de programación
• Lógico: E/S lógica, mensajería, memoria compartida global ( CC-NUMA ), control de flujo, transmisión de datos

Las especificaciones del sistema incluyen:

• Inicialización del sistema
• Gestión de errores/intercambio en caliente

Las especificaciones eléctricas de RapidIO se basan en los estándares industriales del Foro de interconexión óptica y Ethernet:

• XAUI para velocidades de carril de 1,25, 2,5 y 3,125 GBd (1, 2 y 2,5 Gbit/s)
• OIF CEI 6+ Gbit/s para velocidades de carril de 5,0 y 6,25 GBd (4 y 5 Gbit/s)
• 10GBASE-KR 802.3-ap (alcance largo) y 802.3-ba (alcance corto) para velocidades de carril de 10,3125 GBd (9,85 Gbit/s)

La capa RapidIO PCS/PMA admite dos formas de codificación/enmarcado:

• 8b/10b para velocidades de carril de hasta 6,25 GBd
• 64b/67b, similar a la utilizada por Interlaken para velocidades de carril superiores a 6,25 GBd

Cada elemento de procesamiento de RapidIO transmite y recibe tres tipos de información: paquetes, símbolos de control y una secuencia inactiva.

Cada paquete tiene dos valores que controlan el intercambio de la capa física de ese paquete. El primero es un identificador de confirmación (ackID), que es el valor de 5, 6 o 12 bits, único y específico del enlace, que se utiliza para realizar el seguimiento de los paquetes intercambiados en un enlace. Los paquetes se transmiten con valores de ackID que aumentan en serie. Debido a que el ackID es específico de un enlace, no está cubierto por el CRC, sino por el protocolo. Esto permite que el ackID cambie con cada enlace por el que pasa, mientras que el CRC del paquete puede seguir siendo una comprobación de integridad constante de extremo a extremo del paquete. Cuando se recibe un paquete correctamente, se confirma su recepción utilizando el ackID del paquete. Un transmisor debe retener un paquete hasta que el socio de enlace lo haya confirmado correctamente.

El segundo valor es la prioridad física del paquete. La prioridad física está compuesta por el bit identificador del canal virtual (VC), los bits de prioridad y el bit de flujo de solicitud crítico (CRF). El bit VC determina si los bits de prioridad y CRF identifican un canal virtual de 1 a 8 o se utilizan como prioridad dentro del canal virtual 0. A los canales virtuales se les asignan anchos de banda mínimos garantizados. Dentro del canal virtual 0, los paquetes de mayor prioridad pueden pasar paquetes de menor prioridad. Los paquetes de respuesta deben tener una prioridad física mayor que las solicitudes para evitar un bloqueo.

La contribución de la capa física a los paquetes RapidIO es un encabezado de 2 bytes al comienzo de cada paquete que incluye el ackID y la prioridad física, y un valor CRC final de 2 bytes para verificar la integridad del paquete. Los paquetes de más de 80 bytes también tienen un CRC intermedio después de los primeros 80 bytes. Con una excepción, el valor CRC de un paquete actúa como una verificación de integridad de extremo a extremo.

Los símbolos de control de RapidIO se pueden enviar en cualquier momento, incluso dentro de un paquete. Esto le otorga a RapidIO la latencia de ruta de control en banda más baja posible, lo que permite que el protocolo alcance un alto rendimiento con búferes más pequeños que otros protocolos.

Los símbolos de control se utilizan para delimitar paquetes (Inicio de paquete, Fin de paquete, Aceleración), para reconocer paquetes (Reconocimiento de paquete, Paquete no reconocido), para restablecer (Restablecer dispositivo, Restablecer puerto) y para distribuir eventos dentro del sistema RapidIO (Símbolo de control de evento de multidifusión). Los símbolos de control también se utilizan para el control de flujo (Reintento, Estado del búfer, Contrapresión de cola de salida virtual) y para la recuperación de errores.

El procedimiento de recuperación de errores es muy rápido. Cuando un receptor detecta un error de transmisión en el flujo de datos recibido, el receptor hace que su transmisor asociado envíe un símbolo de control de Paquete no aceptado. Cuando el socio de enlace recibe un símbolo de control de Paquete no aceptado, deja de transmitir nuevos paquetes y envía un símbolo de control de Solicitud de enlace/Estado del puerto. El símbolo de control de Respuesta de enlace indica el ackID que se debe utilizar para el próximo paquete transmitido. A continuación, se reanuda la transmisión de paquetes.

La secuencia IDLE se utiliza durante la inicialización del enlace para optimizar la calidad de la señal. También se transmite cuando el enlace no tiene símbolos de control ni paquetes para enviar.

Cada punto final de RapidIO se identifica de forma única mediante un identificador de dispositivo (deviceID). Cada paquete de RapidIO contiene dos identificadores de dispositivo. El primero es el identificador de destino (destID), que indica dónde se debe enrutar el paquete. El segundo es el identificador de origen (srcID), que indica dónde se originó el paquete. Cuando un punto final recibe un paquete de solicitud de RapidIO que requiere una respuesta, el paquete de respuesta se compone intercambiando el srcID y el destID de la solicitud.

Los conmutadores RapidIO utilizan el destID de los paquetes recibidos para determinar el puerto o los puertos de salida que deben reenviar el paquete. Normalmente, el destID se utiliza para indexar en una matriz de valores de control. La operación de indexación es rápida y de bajo costo de implementación. Los conmutadores RapidIO admiten un modelo de programación estándar para la tabla de enrutamiento, lo que simplifica el control del sistema.

La capa de transporte RapidIO admite cualquier topología de red, desde árboles y mallas simples hasta hipercubos n-dimensionales, toroides multidimensionales y arquitecturas más esotéricas como redes enredadas.

La capa de transporte RapidIO permite la virtualización de hardware (por ejemplo, un punto terminal RapidIO puede admitir múltiples identificadores de dispositivos). Se pueden utilizar partes del identificador de destino de cada paquete para identificar piezas específicas de hardware virtual dentro del punto terminal.

La capa lógica RapidIO se compone de varias especificaciones, cada una de las cuales proporciona formatos de paquetes y protocolos para diferentes semánticas de transacciones.

La capa de E/S lógica define los formatos de paquetes para lectura, escritura, escritura con respuesta y diversas transacciones atómicas. Algunos ejemplos de transacciones atómicas son establecer, borrar, incrementar, decrementar, intercambiar, probar e intercambiar y comparar e intercambiar.

La especificación de mensajería define timbres y mensajes. Los timbres comunican un código de evento de 16 bits. Los mensajes transfieren hasta 4 KiB de datos, segmentados en hasta 16 paquetes cada uno con una carga útil máxima de 256 bytes. Se deben enviar paquetes de respuesta para cada solicitud de timbre y mensaje. El valor de estado del paquete de respuesta indica que se completó, se produjo un error o se reintentó. Un estado de reintento solicita al originador de la solicitud que envíe el paquete nuevamente. La respuesta de reintento de nivel lógico permite que varios remitentes accedan a una pequeña cantidad de recursos de recepción compartidos, lo que genera un alto rendimiento con bajo consumo de energía.

La especificación de control de flujo define los formatos de paquetes y los protocolos para operaciones de control de flujo XON/XOFF simples. Los paquetes de control de flujo pueden ser originados por conmutadores y puntos finales. La recepción de un paquete de control de flujo XOFF detiene la transmisión de un flujo o flujos hasta que se recibe un paquete de control de flujo XON o se agota el tiempo de espera. Los paquetes de control de flujo también se pueden utilizar como un mecanismo genérico para administrar los recursos del sistema.

La especificación de memoria compartida globalmente define formatos de paquetes y protocolos para operar un sistema de memoria compartida coherente con caché en una red RapidIO.

La especificación de transmisión de datos admite la mensajería con formatos de paquetes y semánticas diferentes a las de la especificación de mensajería. Los formatos de paquetes de transmisión de datos admiten la transferencia de hasta 64 K de datos, segmentados en varios paquetes. Cada transferencia está asociada a una clase de servicio y un identificador de flujo, lo que permite miles de flujos únicos entre puntos finales.

La especificación de transmisión de datos también define los formatos y la semántica de los paquetes de control de flujo de encabezado extendido para gestionar el rendimiento dentro de un sistema cliente-servidor. Cada cliente utiliza paquetes de control de flujo de encabezado extendido para informar al servidor de la cantidad de trabajo que se le puede enviar. El servidor responde con paquetes de control de flujo de encabezado extendido que utilizan protocolos basados ​​en XON/XOFF, tasa o crédito para controlar la velocidad y la cantidad de trabajo que el cliente envía al servidor.

Los sistemas con una topología conocida se pueden inicializar de una manera específica del sistema sin afectar la interoperabilidad. La especificación de inicialización del sistema RapidIO admite la inicialización del sistema cuando la topología del sistema es desconocida o dinámica. Los algoritmos de inicialización del sistema admiten la presencia de hosts redundantes, por lo que la inicialización del sistema no necesita tener un único punto de falla.

Cada host del sistema enumera de forma recursiva la estructura RapidIO, apoderándose de la propiedad de los dispositivos, asignando identificadores de dispositivos a los puntos finales y actualizando las tablas de enrutamiento de los conmutadores. Cuando se produce un conflicto de propiedad, el host del sistema con el identificador de dispositivo más grande gana. El host "perdedor" libera la propiedad de sus dispositivos y se retira, a la espera del host "ganador". El host ganador completa la enumeración, incluida la toma de propiedad del host perdedor. Una vez que se completa la enumeración, el host ganador libera la propiedad del host perdedor. Luego, el host perdedor descubre el sistema leyendo las tablas de enrutamiento de los conmutadores y los registros en cada punto final para conocer la configuración del sistema. Si el host ganador no completa la enumeración en un período de tiempo conocido, el host perdedor determina que el host ganador ha fallado y completa la enumeración.

La enumeración del sistema está soportada en Linux por el subsistema RapidIO.

RapidIO admite un diseño de sistema tolerante a fallas y de alta disponibilidad, incluido el intercambio en caliente. Se definen las condiciones de error que requieren detección y los registros estándar para comunicar información de estado y error. También se define un mecanismo de aislamiento configurable de modo que cuando no sea posible intercambiar paquetes en un enlace, se puedan descartar los paquetes para evitar la congestión y permitir actividades de diagnóstico y recuperación. Se definen mecanismos de notificación en banda (paquete de escritura en puerto) y fuera de banda (interrupción).

La especificación RapidIO no aborda los temas de los factores de forma y los conectores, y deja este tema en manos de comunidades centradas en aplicaciones específicas. RapidIO es compatible con los siguientes factores de forma:

• Arquitectura informática avanzada para telecomunicaciones
• Tarjeta Mezzanine Avanzada
• XMC
• OpenVPX
• VXS

El kernel de Linux cuenta con soporte para RapidIO independiente del procesador. ^{[ cita requerida ]}

La interconexión RapidIO se utiliza ampliamente en las siguientes aplicaciones ^{[ cita requerida ]} :

• Estaciones base inalámbricas
• Computadoras de placa única para uso aeroespacial y militar , así como sistemas de procesamiento de imágenes, acústicos y de radar.
• Video
• Almacenamiento
• Supercomputación
• Imágenes médicas
• Aplicaciones de control industrial y rutas de datos

RapidIO se está expandiendo hacia aplicaciones de supercomputación, servidores y almacenamiento. ^{[ cita requerida ]}

PCI Express está orientado al mercado de host a periférico, a diferencia de los sistemas integrados. A diferencia de RapidIO, PCIe no está optimizado para redes de múltiples procesadores peer to peer. PCIe es ideal para la comunicación de host a periférico. PCIe no escala tan bien en grandes sistemas peer to peer con múltiples procesadores, ya que el supuesto básico de PCIe de un "complejo raíz" crea tolerancia a fallas y problemas de administración del sistema.

Otra tecnología de interconexión alternativa es Ethernet . Ethernet es un método sólido para conectar computadoras en áreas geográficas extensas, donde la topología de la red puede cambiar inesperadamente, los protocolos utilizados están en constante cambio y las latencias de los enlaces son grandes. Para enfrentar estos desafíos, los sistemas basados ​​en Ethernet requieren cantidades significativas de potencia de procesamiento, software y memoria en toda la red para implementar protocolos de control de flujo, transferencia de datos y enrutamiento de paquetes. RapidIO está optimizado para una comunicación de procesador a procesador de baja latencia y eficiencia energética en sistemas integrados tolerantes a fallas que abarcan áreas geográficas de menos de un kilómetro.

SpaceFibre es una tecnología competitiva para aplicaciones espaciales. ^[17]

Time Triggered Ethernet es una tecnología competitiva para aplicaciones de backplane (VPX) y backbone más complejas para el espacio (lanzadores y aviónica integrada apta para humanos).

• Autobús (informática)
• PCI Express

• RapidIO (inicio).
• Especificaciones (edición actual), RapidIO.
• RapidIO en GitHub
• RapidIO, núcleos abiertos.