Lógica de matriz programable

La lógica de matriz programable ( PAL ) es una familia de semiconductores de dispositivos lógicos programables que se utilizan para implementar funciones lógicas en circuitos digitales , introducida por Monolithic Memories , Inc. (MMI) en marzo de 1978. ^{[ 1 ]} MMI obtuvo una marca registrada del término PAL para su uso en "circuitos lógicos semiconductores programables". La marca registrada pertenece actualmente a Lattice Semiconductor . ^{[ 2 ]}

Los dispositivos PAL constaban de un pequeño núcleo PROM (memoria de solo lectura programable) y lógica de salida adicional utilizada para implementar funciones lógicas específicas con pocos componentes.

Mediante máquinas especializadas, los dispositivos PAL eran "programables en campo". Los PAL estaban disponibles en varias variantes:

• Los dispositivos " programables una sola vez " (OTP) no podían actualizarse ni reutilizarse después de la programación inicial. (MMI también ofrecía una familia similar llamada HAL, o "lógica de matriz dura", que eran como los dispositivos PAL, excepto que se programaban mediante máscara en la fábrica).
• Las versiones borrables con luz ultravioleta (por ejemplo, PALCxxxxx, por ejemplo, PALC22V10) tenían una ventana de cuarzo sobre el chip y podían borrarse para su reutilización con una fuente de luz ultravioleta, al igual que una EPROM .
• Las versiones posteriores (PALCExxx, por ejemplo, PALCE22V10) eran dispositivos con memoria flash borrable.

En la mayoría de las aplicaciones, los GAL borrables eléctricamente se utilizan ahora como sustitutos directos compatibles con los pines de los PAL programables una sola vez.

Antes de la introducción de los PAL, los diseñadores de circuitos lógicos digitales utilizaban componentes de integración a pequeña escala (SSI), como los de la familia TTL ( lógica transistor-transistor ) de la serie 7400. Esta familia incluía diversos bloques lógicos, como puertas lógicas ( NOT , NAND , NOR , AND , OR ), multiplexores (MUX) y demultiplexores (DEMUX), biestables (tipo D, JK, etc.) y otros. Un dispositivo PAL solía reemplazar docenas de estos paquetes lógicos "discretos", por lo que el negocio de SSI decayó a medida que el de PAL despegaba. Los PAL se utilizaron con éxito en numerosos productos, como minicomputadoras , tal como se documenta en el libro superventas de Tracy Kidder , *The Soul of a New Machine *.

Los PAL no fueron los primeros dispositivos lógicos programables comerciales; Signetics ya vendía su matriz lógica programable en campo (FPLA) desde 1975. Estos dispositivos eran completamente desconocidos para la mayoría de los diseñadores de circuitos y se consideraban demasiado difíciles de usar. La FPLA tenía una velocidad máxima de operación relativamente lenta (debido a que incluía matrices AND y OR programables), era costosa y tenía mala reputación en cuanto a facilidad de prueba. Otro factor que limitaba la aceptación de la FPLA era su gran tamaño: un paquete DIP (Dual In-line Package ) de 28 pines y 600 milésimas de pulgada (0,6 pulgadas o 15,24  mm) de ancho .

El proyecto para crear el dispositivo PAL fue dirigido por John Birkner y el circuito PAL real fue diseñado por HT Chua . ^{[ 3 ]} En un trabajo anterior (en el fabricante de minicomputadoras Computer Automation ), Birkner había desarrollado un procesador de 16 bits utilizando 80 dispositivos lógicos estándar. Su experiencia con la lógica estándar lo llevó a creer que los dispositivos programables por el usuario serían más atractivos si los dispositivos se diseñaban para reemplazar la lógica estándar. Esto significaba que los tamaños de los paquetes tenían que ser más típicos de los dispositivos existentes, y las velocidades tenían que mejorarse. MMI pretendía que los PAL fueran una pieza de costo relativamente bajo (menos de $3). Sin embargo, la empresa inicialmente tuvo graves problemas de rendimiento de fabricación y tuvo que vender los dispositivos por más de $50. Esto amenazó la viabilidad del PAL como producto comercial, y MMI se vio obligada a licenciar la línea de productos a National Semiconductor. Los PAL fueron " segundo proveedor " por Texas Instruments y Advanced Micro Devices .

Los primeros PAL eran componentes DIP de 20 pines fabricados en silicio utilizando tecnología de transistores bipolares con fusibles de programación de titanio-tungsteno programables una sola vez (OTP). ^{[ 4 ]} Los dispositivos posteriores fueron fabricados por Cypress , Lattice Semiconductor y Advanced Micro Devices utilizando tecnología CMOS .

Los PAL originales de 20 y 24 pines fueron denominados por MMI como dispositivos de integración a escala media (MSI).

La arquitectura PAL consta de dos componentes principales: un plano lógico y macroceldas lógicas de salida.

Los PAL se programaban eléctricamente mediante patrones binarios (en formato ASCII / hexadecimal de JEDEC ) y un sistema de programación electrónica especial disponible tanto del fabricante como de un tercero, como DATA I/O . Además de los programadores de dispositivos individuales, se solían utilizar alimentadores de dispositivos y programadores en grupo cuando era necesario programar varios PAL. (Para grandes volúmenes, los costes de programación eléctrica podían eliminarse haciendo que el fabricante fabricara una máscara metálica personalizada para programar los patrones de los clientes durante la fabricación; MMI utilizaba el término " lógica de matriz dura " (HAL) para referirse a los dispositivos programados de esta manera).

Lenguajes de programación (por orden cronológico de aparición)

Aunque algunos ingenieros programaban los dispositivos PAL editando manualmente archivos que contenían los datos del patrón de fusibles binarios, la mayoría optó por diseñar su lógica utilizando un lenguaje de descripción de hardware (HDL) como ABEL de Data I/O , CUPL de Logical Devices o PALASM de MMI . Estos eran programas de diseño asistido por computadora ( CAD ) (ahora denominados " automatización del diseño electrónico ") que traducían (o "compilaban") las ecuaciones lógicas de los diseñadores en archivos de mapa de fusibles binarios utilizados para programar (y a menudo probar) cada dispositivo.

PALASM

El lenguaje PALASM (del inglés "PAL assembler") fue desarrollado por John Birkner a principios de la década de 1980, y el compilador PALASM fue escrito por MMI en FORTRAN IV para una IBM 370/168. MMI puso el código fuente a disposición de los usuarios sin costo alguno. Para 1983, los clientes de MMI utilizaban versiones en DEC PDP-11 , Data General NOVA , Hewlett-Packard HP 2100 , MDS800 y otros equipos.

Se utilizaba para expresar ecuaciones booleanas para los pines de salida en un archivo de texto, que luego se convertía en el archivo de "mapa de fusibles" para el sistema de programación mediante un programa proporcionado por el proveedor; más tarde se hizo común la opción de traducción a partir de esquemas, y posteriormente, los "mapas de fusibles" podían "sintetizarse" a partir de un HDL (lenguaje de descripción de hardware) como Verilog .

CUPL

Assisted Technology lanzó CUPL ( Compilador para lógica programable universal ) en septiembre de 1983. [ ^{7 ] El} software siempre se denominó CUPL y nunca se utilizó el acrónimo completo. Fue la primera herramienta de diseño comercial que admitía múltiples familias de PLD. La versión inicial fue para IBM PC y MS-DOS, pero se escribió en el lenguaje de programación C para poder portarlo a otras plataformas. ^{[ 8 ]} Assisted Technology fue adquirida por Personal CAD Systems (P-CAD) en julio de 1985. En 1986, el paquete de captura de esquemas de PCAD podía utilizarse como interfaz para CUPL. ^{[ 9 ]} Posteriormente, CUPL fue adquirido por Logical Devices y ahora pertenece a Altium . ^{[ 10 ]} Actualmente, CUPL está disponible como paquete de desarrollo integrado para Microsoft Windows. ^{[ 11 ]}

Atmel distribuye gratuitamente WinCUPL (su propio software de diseño para todos los SPLD y CPLD de Atmel). Atmel fue adquirida por Microchip en 2016.

ABEL

Data I/O Corporation lanzó ABEL en abril de 1984. El equipo de desarrollo estaba formado por Michael Holley, Mike Mraz, Gerrit Barrere, Walter Bright , Bjorn Freeman-Benson, Kyu Lee, David Pellerin, Mary Bailey, Daniel Burrier y Charles Olivier.

Data I/O escindió la línea de productos ABEL en Synario Design Systems, una empresa de automatización del diseño electrónico, y posteriormente vendió Synario a MINC Inc. en 1997. MINC se dedicaba al desarrollo de herramientas para el desarrollo de FPGA. La empresa cerró sus puertas en 1998 y Xilinx adquirió algunos de sus activos, incluyendo el lenguaje y el conjunto de herramientas ABEL. ABEL pasó a formar parte del paquete de herramientas Webpack de Xilinx. Actualmente, Xilinx es propietaria de ABEL.

Después de que MMI tuviera éxito con los componentes PAL de 20 pines introducidos alrededor de 1978, AMD introdujo el PAL 22V10 de 24 pines con características adicionales. Tras adquirir MMI (alrededor de 1987), AMD escindió una operación consolidada llamada Vantis, y ese negocio fue adquirido por Lattice Semiconductor en 1999. ^{[ 12 ]}

Altera presentó el EP300 (el primer PAL CMOS) en 1983 y posteriormente se adentró en el negocio de los FPGA.

Lattice Semiconductor introdujo la familia de lógica de matriz genérica ( GAL ) en 1985, con equivalentes funcionales de las PAL de la serie "V" que utilizaban planos lógicos reprogramables basados ​​en tecnología EEPROM (memoria de solo lectura programable y borrable eléctricamente). National Semiconductor fue un segundo proveedor de componentes GAL.

AMD introdujo una familia similar llamada PALCE. En general, un componente GAL puede funcionar como cualquiera de los dispositivos PAL de la misma familia. Por ejemplo, el GAL 16V8 puede reemplazar a los PAL 16L8, 16H8, 16H6, 16H4, 16H2 y 16R8 (y a muchos otros).

ICT (International CMOS Technology) presentó el PEEL 18CV8 en 1986. El componente EEPROM CMOS de 20 pines podía utilizarse en lugar de cualquiera de las memorias PAL bipolares de salida registrada y consumía mucha menos energía.

Atmel , Lattice Semiconductor y otras empresas introdujeron dispositivos lógicos programables de mayor escala . Estos dispositivos extendieron la arquitectura PAL al incluir múltiples planos lógicos y/o integrar macroceldas lógicas dentro de los planos lógicos. El término dispositivo lógico programable complejo (CPLD, por sus siglas en inglés) se introdujo para diferenciar estos dispositivos de sus predecesores PAL y GAL, que en aquel entonces a veces se denominaban dispositivos lógicos programables simples (SPLD, por sus siglas en inglés).

Otro dispositivo lógico programable de gran tamaño es la matriz de puertas programables en campo (FPGA). Estos dispositivos son fabricados actualmente por Intel (que adquirió Altera ) y Xilinx (que fue adquirida por AMD ), así como por otros fabricantes de semiconductores.

• Lógica combinatoria

Libros

• Guía del diseñador de lógica programable ; Roger Alford; Sams Publishing ; 1989; ISBN 0-672-22575-1. (archivo)
• Manual de lógica programable PAL ; 4.ª ed.; Memorias monolíticas ; 1985. (archivo)

Libros de datos

• Manual de datos de LSI bipolar de 1984 ; 5.ª ed.; Memorias monolíticas ; 1984. (archivo)

Presupuesto

• Formato estándar de transferencia de datos entre el sistema de preparación de datos y el programador de dispositivos lógicos programables ; Norma JEDEC JESD3-C; JEDEC ; junio de 1994.