matriz de puertas programables en campo

FPGA Spartan de Xilinx

Paquete

Morir

Un arreglo de puertas programables en campo ( FPGA ) es un tipo de circuito integrado configurable que se puede programar repetidamente después de su fabricación. Los FPGA son un subconjunto de dispositivos lógicos denominados dispositivos lógicos programables (PLD). Consisten en un arreglo de bloques lógicos programables conectados en cuadrícula que se pueden configurar "en campo" para interconectarse con otros bloques lógicos y realizar diversas funciones digitales. Los FPGA se utilizan a menudo en la producción de cantidades limitadas (bajas) de productos personalizados y en investigación y desarrollo, donde el mayor costo de los FPGA individuales no es tan importante y donde la creación y fabricación de un circuito personalizado no sería factible. Otras aplicaciones de los FPGA incluyen los sectores de telecomunicaciones, automoción, aeroespacial e industrial, que se benefician de su flexibilidad, alta velocidad de procesamiento de señales y capacidad de procesamiento paralelo.

La configuración de una FPGA generalmente se escribe utilizando un lenguaje de descripción de hardware (HDL), por ejemplo, VHDL , similar a los que se utilizan para los circuitos integrados de aplicación específica (ASIC). Anteriormente, se utilizaban diagramas de circuitos para escribir la configuración.

Los bloques lógicos de una FPGA se pueden configurar para realizar funciones combinacionales complejas o funcionar como simples compuertas lógicas como AND y XOR . En la mayoría de las FPGA, los bloques lógicos también incluyen elementos de memoria , que pueden ser simples biestables o bloques de memoria más sofisticados. ^{[ 1 ]} Muchas FPGA se pueden reprogramar para implementar diferentes funciones lógicas , lo que permite una computación flexible y reconfigurable, similar a la que se realiza en el software informático .

Los FPGA también desempeñan un papel en el desarrollo de sistemas embebidos debido a su capacidad para iniciar el desarrollo del software del sistema simultáneamente con el hardware, permitir simulaciones del rendimiento del sistema en una fase muy temprana del desarrollo y permitir varias pruebas del sistema e iteraciones de diseño antes de finalizar la arquitectura del sistema. ^{[ 2 ]}

Los FPGA también se utilizan habitualmente durante el desarrollo de ASIC para acelerar el proceso de simulación.

La industria de los FPGA surgió a partir de la memoria de solo lectura programable (PROM) y los dispositivos lógicos programables (PLD). Tanto las PROM como los PLD tenían la opción de ser programados en lotes en una fábrica o en el campo (programables en campo). ^{[ 3 ]}

Altera se fundó en 1983 y lanzó en 1984 el primer dispositivo lógico reprogramable de la industria, el EP300, que contaba con una ventana de cuarzo en el encapsulado que permitía a los usuarios iluminar el chip con una lámpara ultravioleta para borrar las celdas EPROM que almacenaban la configuración del dispositivo. ^{[ 4 ]}

Xilinx (ahora propiedad de AMD ) produjo el primer FPGA comercialmente viable en 1985 ^{[ 3 ]} : el XC2064. ^{[ 5 ]} El XC2064 tenía puertas programables e interconexiones programables entre puertas, los inicios de una nueva tecnología y mercado. ^{[ 6 ] El XC2064 tenía 64 bloques lógicos configurables (} CLB), con dos tablas de búsqueda (LUT) de tres entradas . ^{[ 7 ]} 

En 1987, el Centro de Guerra de Superficie Naval financió un experimento propuesto por Steve Casselman para desarrollar una computadora que implementaría 600.000 puertas reprogramables. Casselman tuvo éxito y en 1992 se emitió una patente relacionada con el sistema. ^{[ 3 ]}

Altera y Xilinx continuaron sin competencia y crecieron rápidamente desde 1985 hasta mediados de la década de 1990, cuando surgieron competidores que erosionaron una parte significativa de su cuota de mercado. Para 1993, Actel (más tarde Microsemi , ahora Microchip ) atendía aproximadamente el 18 por ciento del mercado. ^{[ 6 ]}

La década de 1990 fue un período de rápido crecimiento para los FPGA, tanto en sofisticación de circuitos como en volumen de producción. A principios de la década, los FPGA se utilizaban principalmente en telecomunicaciones y redes . Hacia finales de la década, los FPGA se abrieron camino en aplicaciones de consumo, automotrices e industriales. ^{[ 8 ]}

Para 2013, Altera (31 por ciento), Xilinx (36 por ciento) y Actel (10 por ciento) representaban en conjunto aproximadamente el 77 por ciento del mercado de FPGA. ^{[ 9 ]}

Empresas como Microsoft han comenzado a utilizar FPGA para acelerar sistemas de alto rendimiento y con gran carga computacional (como los centros de datos que operan su motor de búsqueda Bing ), debido a la ventaja de rendimiento por vatio que ofrecen las FPGA. ^{[ 10 ]} Microsoft comenzó a utilizar FPGA para acelerar Bing en 2014, y en 2018 comenzó a implementar FPGA en otras cargas de trabajo de centros de datos para su plataforma de computación en la nube Azure . ^{[ 11 ]}

Desde 2019, las generaciones modernas de FPGA se han integrado con otras arquitecturas, como motores de IA, para abordar cargas de trabajo en el dominio de la inteligencia artificial. ^{[ 12 ]}

Los FPGA contemporáneos cuentan con amplias compuertas lógicas y bloques de RAM para implementar cálculos digitales complejos. Los FPGA pueden utilizarse para implementar cualquier función lógica que un ASIC pueda realizar. La capacidad de actualizar la funcionalidad después del envío, la reconfiguración parcial de una parte del diseño ^{[ 19 ]} y los bajos costos de ingeniería no recurrentes en comparación con un diseño ASIC (a pesar del costo unitario generalmente más alto) ofrecen ventajas para muchas aplicaciones. ^{[ 1 ]}

Dado que los diseños de FPGA emplean velocidades de E/S muy rápidas y buses de datos bidireccionales , resulta un desafío verificar la correcta sincronización de los datos válidos dentro del tiempo de configuración y el tiempo de retención. ^{[ 20 ]} La planificación de la distribución física ayuda a la asignación de recursos dentro de las FPGA para cumplir con estas restricciones de sincronización.

Algunos FPGA tienen características analógicas además de funciones digitales. La característica analógica más común es una velocidad de conmutación programable en cada pin de salida. Esto permite al usuario establecer velocidades bajas en pines con poca carga que de otro modo oscilarían o se acoplarían de forma inaceptable, y establecer velocidades más altas en canales de alta velocidad con mucha carga que de otro modo funcionarían demasiado lento. ^{[ 21 ] [ 22 ]} También son comunes los circuitos de control de osciladores de cristal de cuarzo, los osciladores RC en el chip y los bucles de enganche de fase con osciladores controlados por voltaje integrados utilizados para la generación y gestión de reloj, así como para los relojes de transmisión del serializador y deserializador de alta velocidad (SERDES) y la recuperación del reloj del receptor. Son bastante comunes los comparadores diferenciales en los pines de entrada diseñados para conectarse a canales de señalización diferencial . Algunos FPGA de señal mixta tienen convertidores analógico-digitales (ADC) y convertidores digital-analógicos (DAC) periféricos integrados con bloques de acondicionamiento de señal analógica, lo que les permite operar como un sistema en un chip (SoC). ^{[ 23 ]} Estos dispositivos difuminan la línea entre un FPGA, que transporta unos y ceros digitales en su tejido de interconexión programable interno, y una matriz analógica programable en campo (FPAA), que transporta valores analógicos en su tejido de interconexión programable interno.

Bloques lógicos

La arquitectura FPGA más común consta de una matriz de bloques lógicos llamados bloques lógicos configurables (CLB) o bloques de matriz lógica (LAB) (según el fabricante), pads de E/S y canales de enrutamiento. ^{[ 1 ]} Generalmente, todos los canales de enrutamiento tienen el mismo ancho (número de señales). Múltiples pads de E/S pueden caber en la altura de una fila o el ancho de una columna en la matriz.

"Un circuito de aplicación debe mapearse en una FPGA con recursos adecuados. Si bien la cantidad de bloques lógicos y E/S requeridas se determina fácilmente a partir del diseño, la cantidad de canales de enrutamiento necesarios puede variar considerablemente incluso entre diseños con la misma cantidad de lógica. Por ejemplo, un conmutador de barra cruzada requiere mucho más enrutamiento que una matriz sistólica con la misma cantidad de compuertas. Dado que los canales de enrutamiento no utilizados aumentan el costo (y disminuyen el rendimiento) de la FPGA sin proporcionar ningún beneficio, los fabricantes de FPGA intentan proporcionar los canales suficientes para que la mayoría de los diseños que se ajusten en términos de tablas de búsqueda (LUT) y E/S puedan enrutarse . Esto se determina mediante estimaciones como las derivadas de la regla de Rent o mediante experimentos con diseños existentes." ^{[ 24 ]}

En general, un bloque lógico consta de varias celdas lógicas. Una celda típica consta de una LUT de 4 entradas, un sumador completo (FA) y un flip-flop tipo D. La LUT puede dividirse en dos LUT de 3 entradas. En modo normal, estas se combinan en una LUT de 4 entradas mediante el primer multiplexor (mux). En modo aritmético , sus salidas se envían al sumador. La selección del modo se programa en el segundo mux. La salida puede ser síncrona o asíncrona , según la programación del tercer mux. En la práctica, el sumador completo o partes del mismo se almacenan como funciones en las LUT para ahorrar espacio . ^{[ 25 ] [ 26 ] [ 27 ]}

núcleo blando

Una alternativa al uso de procesadores macro de hardware consiste en utilizar núcleos IP de procesadores de software implementados en la lógica de la FPGA. Nios II , MicroBlaze y Mico32 son ejemplos de procesadores de núcleos de software populares. Muchas FPGA modernas se programan en tiempo de ejecución , lo que ha dado lugar a la idea de la computación reconfigurable o los sistemas reconfigurables : CPU que se reconfiguran para adaptarse a la tarea en cuestión. Además, están surgiendo nuevas arquitecturas que no son FPGA. Los microprocesadores configurables por software, como el Stretch S5000, adoptan un enfoque híbrido al proporcionar una matriz de núcleos de procesador y núcleos programables similares a los de una FPGA en el mismo chip. 

Para definir el comportamiento de la FPGA, el usuario proporciona un diseño en un lenguaje de descripción de hardware (HDL) o como un diagrama esquemático . El formato HDL es más adecuado para trabajar con estructuras grandes, ya que permite especificar el comportamiento funcional de alto nivel en lugar de dibujar cada componente a mano. Sin embargo, la entrada de datos mediante diagramas esquemáticos facilita la visualización del diseño y sus módulos componentes .

Mediante una herramienta de automatización del diseño electrónico , se genera una lista de conexiones con mapeo tecnológico . Esta lista se adapta a la arquitectura FPGA real mediante un proceso de colocación y enrutamiento , generalmente realizado por el software propietario del fabricante de la FPGA. El usuario valida los resultados mediante análisis de temporización , simulación y otras técnicas de verificación y validación . Una vez finalizado el proceso de diseño y validación, el archivo binario generado, normalmente con el software propietario del fabricante de la FPGA, se utiliza para (re)configurar la FPGA. Este archivo se transfiere a la FPGA mediante una interfaz serie ( JTAG ) o a un dispositivo de memoria externa, como una EEPROM .

Los lenguajes de descripción de hardware (HDL) más comunes son VHDL y Verilog . El lenguaje de programación gráfica LabVIEW de National Instruments (a veces denominado G ) cuenta con un módulo adicional para FPGA que permite programar hardware FPGA. Verilog se creó para simplificar el proceso, haciendo que el HDL sea más robusto y flexible. Verilog tiene una sintaxis similar a la de C, ^{[ 35 ]} a diferencia de VHDL, que se basa en Ada .

Para simplificar el diseño de sistemas complejos en FPGA, existen bibliotecas de funciones y circuitos complejos predefinidos que han sido probados y optimizados para acelerar el proceso de diseño. Estos circuitos predefinidos se conocen comúnmente como núcleos de propiedad intelectual (IP) y están disponibles a través de fabricantes de FPGA y proveedores de IP de terceros. Rara vez son gratuitos y, por lo general, se distribuyen bajo licencias propietarias. Otros circuitos predefinidos están disponibles a través de comunidades de desarrolladores como OpenCores (generalmente distribuidos bajo licencias libres y de código abierto como la GPL , BSD o similares). Estos diseños se conocen como hardware de código abierto .

En un flujo de diseño típico , un desarrollador de aplicaciones FPGA simula el diseño en múltiples etapas a lo largo del proceso. Inicialmente, se simula la descripción RTL en VHDL o Verilog mediante la creación de bancos de prueba para simular el sistema y observar los resultados. Luego, una vez que el motor de síntesis ha mapeado el diseño a una lista de conexiones, esta se traduce a una descripción a nivel de compuertas, donde se repite la simulación para confirmar que la síntesis se realizó sin errores. Finalmente, el diseño se implementa en la FPGA, momento en el que se pueden anotar los valores de retardo de propagación en la lista de conexiones y ejecutar nuevamente la simulación con estos valores.

Más recientemente, los programadores están utilizando OpenCL (Open Computing Language) para aprovechar el rendimiento y la eficiencia energética que ofrecen las FPGA. OpenCL permite a los programadores desarrollar código en el lenguaje de programación C. [ ^{36 ] Para} obtener más información, consulte síntesis de alto nivel y C a HDL .

La mayoría de las FPGA se basan en un enfoque basado en SRAM para su programación. Estas FPGA son programables y reprogramables en el sistema, pero requieren dispositivos de arranque externos. Por ejemplo, los dispositivos de memoria flash o EEPROM pueden cargar contenido en la SRAM interna que controla el enrutamiento y la lógica. El enfoque SRAM se basa en CMOS .

Entre las alternativas menos comunes al enfoque SRAM se incluyen:

• Fusible : programable una sola vez. Bipolar. Obsoleto.
• Antifusible : programable una sola vez. CMOS. Ejemplos: familias Actel SX y Axcelerator; familia Quicklogic Eclipse II. ^{[ 37 ]}
• PROM : tecnología de memoria de solo lectura programable. Programable una sola vez debido a su embalaje de plástico. Obsoleto.
• EPROM : tecnología de memoria de solo lectura programable y borrable. Programable una sola vez, pero con una ventana que permite borrarla con luz ultravioleta (UV). CMOS. Obsoleto.
• EEPROM : tecnología de memoria de solo lectura programable y borrable eléctricamente. Se puede borrar, incluso en encapsulados de plástico. Algunos dispositivos EEPROM, pero no todos, se pueden programar en el sistema. CMOS.
• Flash : tecnología EPROM de borrado flash. Se puede borrar, incluso en encapsulados de plástico. Algunos dispositivos flash, pero no todos, se pueden programar en el sistema. Generalmente, una celda flash es más pequeña que una celda EEPROM equivalente y, por lo tanto, su fabricación es menos costosa. CMOS. Ejemplo: familia Actel ProASIC. ^{[ 37 ]}

En 2016, los rivales de larga data de la industria Xilinx (ahora parte de AMD ) y Altera eran los líderes del mercado de FPGA. ^{[ 38 ]} En ese momento, controlaban casi el 90 por ciento del mercado.

Tanto Xilinx como Altera proporcionan software propietario de automatización del diseño electrónico para Windows y Linux ( ISE / Vivado y Quartus ) que permite a los ingenieros diseñar , analizar, simular y sintetizar ( compilar ) sus diseños. ^{[ 39 ] [ 40 ]}

En marzo de 2010, Tabula anunció su tecnología FPGA que utiliza lógica multiplexada en el tiempo e interconexión, la cual afirma que ofrece posibles ahorros de costos para aplicaciones de alta densidad. ^{[ 41 ]} El 24 de marzo de 2015, Tabula cerró oficialmente. ^{[ 42 ]}

El 1 de junio de 2015, Intel anunció que adquiriría Altera por aproximadamente 16.700 millones de dólares estadounidenses y completó la adquisición el 30 de diciembre de 2015. ^{[ 43 ]}

El 27 de octubre de 2020, AMD anunció que adquiriría Xilinx ^{[ 44 ]} y completó la adquisición, valorada en aproximadamente 50 mil millones de dólares estadounidenses, en febrero de 2022. ^{[ 45 ]}

En febrero de 2024, Altera volvió a independizarse de Intel. ^{[ 46 ]}

Otros fabricantes incluyen:

• Achronix , fabricante de FPGA basadas en SRAM con  velocidad de tejido de 1,5 GHz ^{[ 47 ]}
• Altium proporciona un entorno de diseño de hardware y software para sistemas en FPGA. ^{[ 48 ]}
• Cologne Chip, diseñador y productor de FPGA respaldado por el gobierno alemán ^{[ 49 ]}
• Efinix ofrece FPGA de tamaño pequeño a mediano. Estas combinan interconexiones lógicas y de enrutamiento en una celda XLR configurable.
• GOWIN Semiconductors fabrica FPGAs de tamaño pequeño y mediano basadas en SRAM y memoria flash. También ofrecen reemplazos compatibles en cuanto a pines para algunos productos de Xilinx, Altera y Lattice.
• Lattice Semiconductor fabrica FPGAs de bajo consumo basadas en SRAM que incorporan memoria flash de configuración integrada, encendido instantáneo y reconfiguración en tiempo real.
  • SiliconBlue Technologies ofrece FPGA basadas en SRAM de consumo extremadamente bajo con memoria de configuración no volátil integrada opcional ; adquirida por Lattice en 2011.
• Microchip :
  • Microsemi (anteriormente Actel ), fabricante de FPGAs de señal mixta basadas en memoria flash y con protección antifusible ; adquirida por Microchip en 2018.
  • Atmel , una segunda fuente de algunos dispositivos compatibles con Altera; también FPSLIC mencionado anteriormente; ^{[ 50 ]} adquirido por Microchip en 2016
• QuickLogic fabrica concentradores de sensores de ultrabajo consumo, FPGA basadas en SRAM de muy bajo consumo y baja densidad, con puentes de visualización con entradas MIPI y RGB; salidas MIPI, RGB y LVDS. ^{[ 51 ]}

Un FPGA puede utilizarse para resolver cualquier problema computable . Los FPGA pueden emplearse para implementar un microprocesador programable , como el Xilinx MicroBlaze o el Altera Nios II . Su ventaja radica en que son significativamente más rápidos para algunas aplicaciones debido a su naturaleza paralela y su optimización en cuanto al número de compuertas utilizadas para ciertos procesos. ^{[ 52 ]}

Los FPGA se introdujeron originalmente como competidores de los dispositivos lógicos programables complejos (CPLD) para implementar la lógica de interconexión en placas de circuitos impresos . A medida que aumentaron su tamaño, capacidades y velocidad, los FPGA asumieron funciones adicionales hasta el punto de que algunos se comercializan ahora como sistemas en chip (SoC) completos. En particular, con la introducción de multiplicadores dedicados en las arquitecturas FPGA a finales de la década de 1990, las aplicaciones que tradicionalmente habían sido exclusivas de los procesadores de señales digitales (DSP) comenzaron a utilizar FPGA. ^{[ 53 ] [ 54 ]}

La evolución de las FPGA ha motivado un aumento en el uso de estos dispositivos, cuya arquitectura permite el desarrollo de soluciones de hardware optimizadas para tareas complejas, como la segmentación de imágenes de resonancia magnética 3D, la transformada discreta de ondículas 3D, la reconstrucción de imágenes tomográficas o los sistemas PET/RM. ^{[ 55 ] [ 56 ]} Las soluciones desarrolladas pueden realizar tareas de computación intensivas con procesamiento paralelo, son dinámicamente reprogramables y tienen un bajo costo, todo ello cumpliendo con los estrictos requisitos de tiempo real asociados a la imagen médica.

Otra tendencia en el uso de FPGA es la aceleración por hardware , donde se puede usar la FPGA para acelerar ciertas partes de un algoritmo y compartir parte del cálculo entre la FPGA y un procesador de propósito general. El motor de búsqueda Bing es conocido por adoptar la aceleración por FPGA para su algoritmo de búsqueda en 2014. ^{[ 57 ]} A partir de 2018Los FPGA están experimentando un uso cada vez mayor como aceleradores de IA , incluido el Proyecto Catapult de Microsoft ^{[ 11 ]} , y para acelerar redes neuronales artificiales para aplicaciones de aprendizaje automático .

Originalmente, los FPGA se reservaban para aplicaciones verticales específicas con volúmenes de producción reducidos. Para estas aplicaciones de bajo volumen, el costo adicional que las empresas pagan por unidad de hardware para un chip programable es más asequible que los recursos de desarrollo invertidos en la creación de un ASIC. A menudo, un chip personalizado sería más económico si se fabricara en grandes cantidades, pero los FPGA pueden elegirse para lanzar rápidamente un producto al mercado. La nueva dinámica de costos y rendimiento ha ampliado el abanico de aplicaciones viables. ^{[ 58 ]}

Otros usos de los FPGA incluyen:

• Espacio (con endurecimiento contra la radiación ^{[ 59 ]} )
• Módulos de seguridad de hardware ^{[ 60 ]}
• Transacciones financieras de alta velocidad ^{[ 61 ] [ 62 ]}
• Retrocomputación (por ejemplo, los proyectos MARS y MiSTer FPGA) ^{[ 63 ]}
• Analizadores diferenciales digitales integrados a gran escala , una forma de computadora analógica basada en elementos de computación digital ^{[ 64 ].}

En cuanto a la seguridad del hardware , las FPGA presentan ventajas y desventajas en comparación con los ASIC o los microprocesadores seguros. La flexibilidad de las FPGA reduce el riesgo de modificaciones maliciosas durante la fabricación . ^{[ 66 ]} Anteriormente, en muchas FPGA, el flujo de bits del diseño quedaba expuesto mientras la FPGA lo cargaba desde la memoria externa, normalmente durante el encendido. Actualmente, todos los principales proveedores de FPGA ofrecen a los diseñadores una gama de soluciones de seguridad, como el cifrado y la autenticación del flujo de bits . Por ejemplo, Altera y Xilinx ofrecen cifrado AES (hasta 256 bits) para flujos de bits almacenados en una memoria flash externa. Las funciones físicas inclonables (PUF) son circuitos integrados con firmas únicas que pueden utilizarse para proteger las FPGA ocupando muy poco espacio de hardware. ^{[ 67 ]}

Los FPGA que almacenan su configuración internamente en memoria flash no volátil, como el ProAsic 3 de Microsemi o los dispositivos programables XP2 de Lattice , no exponen el flujo de bits y no necesitan cifrado . Los clientes que deseen una mayor garantía de resistencia a la manipulación pueden utilizar FPGA de escritura única y antifusibles de proveedores como Microsemi . 

Con sus FPGA y SoC Stratix 10, Altera introdujo un Administrador de Dispositivos Seguros y funciones físicas inclonables para proporcionar altos niveles de protección contra ataques físicos. ^{[ 68 ]}

En 2012, los investigadores Sergei Skorobogatov y Christopher Woods demostraron que algunos FPGA pueden ser vulnerables a intenciones maliciosas. Descubrieron que se había fabricado una vulnerabilidad crítica de puerta trasera en el silicio como parte del Actel/Microsemi ProAsic  3, lo que lo hacía vulnerable en muchos niveles, como la reprogramación de claves criptográficas y de acceso , el acceso a flujos de bits no cifrados, la modificación de características de silicio de bajo nivel y la extracción de datos de configuración . ^{[ 69 ]}

En 2020, se descubrió una vulnerabilidad crítica (denominada Starbleed) en todos  los FPGA de la serie 7 de Xilinx que inutilizaba el cifrado de flujo de bits. No existe ninguna solución alternativa. Xilinx no lanzó una revisión de hardware. Los dispositivos Ultrascale y posteriores, que ya estaban en el mercado en ese momento, no se vieron afectados. ^{[ 70 ]}

Históricamente, las FPGA han sido más lentas, menos eficientes energéticamente y, en general, han logrado una funcionalidad menor que sus contrapartes ASIC fijas. Un estudio de 2006 mostró que los diseños implementados en FPGA necesitan, en promedio, 40 veces más área, consumen 12 veces más potencia dinámica y se ejecutan a un tercio de la velocidad de las implementaciones ASIC correspondientes. ^{[ 71 ]}

Entre las ventajas de las FPGA se incluye la capacidad de reprogramar equipos en campo para corregir errores o realizar otras mejoras. Algunas FPGA permiten la reconfiguración parcial, lo que posibilita reprogramar una parte del dispositivo mientras otras partes continúan funcionando. ^{[ 72 ] [ 73 ]} Otras ventajas pueden incluir un menor tiempo de comercialización y menores costos de ingeniería no recurrentes . Los proveedores también pueden optar por una vía intermedia mediante el prototipado con FPGA : desarrollar su hardware prototipo en FPGA, pero fabricar la versión final como un ASIC una vez que el diseño se haya definido. Esto también suele ocurrir con los nuevos diseños de procesadores. ^{[ 74 ]}

Las principales diferencias entre CPLD y FPGA son arquitectónicas . Un CPLD tiene una estructura relativamente restrictiva que consiste en una o más matrices lógicas programables de suma de productos que alimentan un número relativamente pequeño de registros síncronos . Como resultado, los CPLD son menos flexibles, pero tienen la ventaja de un retardo de propagación más predecible . Las arquitecturas FPGA, por otro lado, están dominadas por la interconexión. Esto las hace mucho más flexibles, pero también mucho más complejas de diseñar, o al menos requieren un software de automatización del diseño electrónico (EDA) más complejo. Otra distinción entre FPGA y CPLD es el tamaño, ya que las FPGA suelen ser mucho más grandes en términos de recursos que los CPLD. Normalmente, solo las FPGA contienen funciones integradas más complejas , como sumadores , multiplicadores , memoria y serializadores/deserializadores . Otra distinción común es que los CPLD contienen memoria flash integrada para almacenar su configuración, mientras que las FPGA normalmente almacenan su configuración en SRAM y requieren memoria no volátil externa para inicializarla al encenderse. Cuando un diseño requiere un encendido instantáneo simple, generalmente se prefieren los CPLD. A veces, se utilizan tanto CPLD como FPGA en un mismo diseño de sistema. En esos diseños, los CPLD generalmente realizan funciones de lógica de interconexión. ^{[ 75 ]}

• Matriz reconfigurable de grano grueso
• Tarjeta FPGA CRUVI : tarjeta hija estándar diseñada específicamente para las necesidades de las FPGA. 
• Tarjeta mezzanine FPGA – Estándar de entrada/salida ANSI/VITA 
• Lista de simuladores HDL

• Sadrozinski, Hartmut F.-W.; Wu, Jinyuan (2010). "Aplicaciones de matrices de puertas programables en campo en la investigación científica" . Taylor y Francisco. ISBN 978-1-4398-4133-4.
• Wirth, Niklaus (1995). Diseño de circuitos digitales: Un libro de texto introductorio . Springer. ISBN 978-3-540-58577-0.
• Mencer, Oskar et al. (2020). «Historia, estado actual y futuro de las FPGA». Communications of the ACM. ACM. Vol. 63, n.º 10. doi:10.1145/3410669

• ¿Qué es un FPGA? (en YouTube)
• Migración de MCU a FPGA en Wayback Machine (archivado el 16/03/2023)