Autobús de frente

El bus frontal ( FSB ) es una interfaz de comunicación informática ( bus ) que se utilizaba con frecuencia en ordenadores con chips Intel durante las décadas de 1990 y 2000. El bus EV6 cumplía la misma función en las CPU AMD de la competencia. Ambos transportan datos entre la unidad central de procesamiento (CPU) y un controlador de memoria, conocido como puente norte . ^{[ 1 ]}

Dependiendo de la implementación, algunos ordenadores también pueden tener un bus trasero que conecta la CPU con la caché . Este bus y la caché conectada a él son más rápidos que el acceso a la memoria del sistema (o RAM) a través del bus frontal. La velocidad del bus frontal se utiliza a menudo como un indicador importante del rendimiento de un ordenador.

La arquitectura original del bus frontal fue reemplazada por HyperTransport , Intel QuickPath Interconnect y Direct Media Interface , seguidas por Intel Ultra Path Interconnect e Infinity Fabric de AMD .

El término comenzó a utilizarse por parte de Intel Corporation aproximadamente en la época en que se anunciaron los productos Pentium Pro y Pentium II , en la década de 1990.

El término "lado frontal" se refiere a la interfaz externa del procesador con el resto del sistema informático, a diferencia del lado posterior, donde el bus posterior conecta la caché (y potencialmente otras CPU). ^{[ 2 ]}

El bus frontal (FSB) se utiliza principalmente en placas base de PC (incluyendo ordenadores personales y servidores). Rara vez se emplea en sistemas embebidos o miniordenadores similares. El diseño del FSB supuso una mejora del rendimiento con respecto a los buses de sistema único de décadas anteriores, pero a estos buses frontales a veces se les denomina simplemente "bus del sistema".

Los buses frontales suelen conectar la CPU y el resto del hardware mediante un chipset , que Intel implementó como un puente norte y un puente sur . Otros buses, como el Interconector de Componentes Periféricos (PCI), el Puerto de Gráficos Acelerados (AGP) y los buses de memoria, se conectan al chipset para permitir el flujo de datos entre los dispositivos conectados. Estos buses secundarios del sistema suelen funcionar a velocidades derivadas del reloj del bus frontal, pero no necesariamente están sincronizados con él.

En respuesta a la iniciativa Torrenza de AMD , Intel abrió su zócalo de CPU FSB a dispositivos de terceros. ^{[ 3 ]} Antes de este anuncio, realizado en la primavera de 2007 en el Intel Developer Forum en Beijing, Intel había mantenido un estricto control sobre quién tenía acceso al FSB, permitiendo únicamente procesadores Intel en el zócalo de CPU. El primer ejemplo fueron los coprocesadores de matriz de puertas programables en campo (FPGA), resultado de la colaboración entre Intel- Xilinx - Nallatech ^{[ 4 ]} e Intel- Altera - XtremeData (que se lanzó en 2008). ^{[ 5 ] [ 6 ] [ 7 ]}

El bus frontal tenía la ventaja de una gran flexibilidad y un bajo coste cuando se diseñó por primera vez. Los multiprocesadores simétricos simples colocan varias CPU en un bus frontal compartido, aunque el rendimiento no podía escalar linealmente debido a los cuellos de botella del ancho de banda .

El bus frontal se utilizó en todos los modelos de procesadores Intel Atom , Celeron , Pentium , Core 2 y Xeon hasta aproximadamente 2008 ^{[ 8 ]} y se eliminó en 2009. ^{[ 9 ]} Originalmente, este bus era un punto de conexión central para todos los dispositivos del sistema y la CPU.

El potencial de una CPU más rápida se desperdicia si no puede obtener instrucciones y datos con la misma rapidez con la que los ejecuta. La CPU puede pasar un tiempo considerable inactiva mientras espera para leer o escribir datos en la memoria principal, por lo que los procesadores de alto rendimiento requieren un gran ancho de banda y un acceso a la memoria de baja latencia. AMD criticó el bus frontal por ser una tecnología antigua y lenta que limita el rendimiento del sistema. ^{[ 10 ]}

Los diseños más modernos utilizan conexiones punto a punto y seriales como HyperTransport de AMD y DMI 2.0 o QuickPath Interconnect (QPI) de Intel. Estas implementaciones eliminan el tradicional puente norte en favor de un enlace directo desde la CPU a la memoria del sistema, periféricos de alta velocidad y el Platform Controller Hub , puente sur o controlador de E/S. ^{[ 11 ] [ 12 ] [ 13 ]}

En una arquitectura tradicional, el bus frontal servía como enlace de datos directo entre la CPU y todos los demás dispositivos del sistema, incluida la memoria principal. En los sistemas basados ​​en HyperTransport y QPI, se accede a la memoria del sistema de forma independiente mediante un controlador de memoria integrado en la CPU, lo que deja el ancho de banda del enlace HyperTransport o QPI para otros usos. Esto aumenta la complejidad del diseño de la CPU, pero ofrece un mayor rendimiento y una escalabilidad superior en sistemas multiprocesador.

El ancho de banda o rendimiento teórico máximo del bus frontal se determina mediante el producto del ancho de su ruta de datos, su frecuencia de reloj (ciclos por segundo) y el número de transferencias de datos que realiza por ciclo de reloj. Por ejemplo, un FSB de 64 bits (8 bytes ) de ancho que opera a una frecuencia de 100  MHz y realiza 4 transferencias por ciclo tiene un ancho de banda de 3200 megabytes por segundo (MB/s):

8 bytes/transferencia × 100 MHz × 4 transferencias/ciclo = 3200 MB/s

El número de transferencias por ciclo de reloj depende de la tecnología utilizada. Por ejemplo, GTL+ realiza 1 transferencia/ciclo, EV6 2 transferencias/ciclo y AGTL+ 4 transferencias/ciclo. Intel denomina a la técnica de cuatro transferencias por ciclo Quad Pumping .

Muchos fabricantes publican la frecuencia del bus frontal en MHz, pero los materiales de marketing suelen indicar la velocidad de señalización efectiva teórica (que comúnmente se denomina megatransferencias por segundo o MT/s). Por ejemplo, si una placa base (o un procesador) tiene su bus configurado a 200  MHz y realiza 4 transferencias por ciclo de reloj, el bus frontal tiene una velocidad nominal de 800 MT/s.

A continuación se indican las especificaciones de varias generaciones de procesadores populares.