Cálculo de retardo

El cálculo de retardo es el término utilizado en el diseño de circuitos integrados para referirse al cálculo del retardo de una puerta lógica individual y de los cables conectados a ella. En cambio, el análisis de temporización estática calcula los retardos de rutas completas, utilizando el cálculo de retardo para determinar el retardo de cada puerta y cable.

Existen muchos métodos para calcular el retardo de la puerta lógica. La elección depende principalmente de la velocidad y la precisión requeridas:

• Se pueden utilizar simuladores de circuitos como SPICE . Este es el método más preciso, pero también el más lento.
• Las tablas bidimensionales ^{[ 1 ]} se utilizan comúnmente en aplicaciones como la síntesis lógica , la colocación y el enrutamiento . Estas tablas toman una carga de salida y una pendiente de entrada y generan un retardo de circuito y una pendiente de salida. Los valores de las tablas se calculan generalmente mediante simuladores de circuitos en un procedimiento denominado caracterización o caracterización de celda estándar . Un formato de archivo común para almacenar las tablas de búsqueda es el formato Liberty ^{[ 2 ] [ 3 ] .}
• En ocasiones se utiliza un modelo muy sencillo llamado modelo del factor K. Este modelo aproxima el retardo como una constante más k veces la capacitancia de carga.
• Un modelo más complejo, denominado Lenguaje de Cálculo de Retardo ^{[ 4 ]} o DCL, ejecuta un programa definido por el usuario cada vez que se requiere un valor de retardo. Esto permite representar modelos de complejidad arbitraria, pero plantea importantes problemas de ingeniería de software.
• El esfuerzo lógico proporciona un cálculo de retardo sencillo que tiene en cuenta el dimensionamiento de las compuertas y es analíticamente tratable.

De igual manera, existen muchas formas de calcular el retardo de un cable. El retardo de un cable normalmente será diferente para cada destino. Para aumentar la precisión (y disminuir la velocidad), los métodos más comunes son:

• C concentrado . La capacitancia total del cable se aplica a la salida de la puerta y se ignora el retardo a través del propio cable.
• El retardo de Elmore ^{[ 5 ]} es una aproximación simple, utilizada frecuentemente cuando la velocidad de cálculo es importante, pero el retardo a través del propio cable no puede ignorarse. Utiliza los valores R y C de los segmentos de cable en un cálculo sencillo. El retardo de cada segmento de cable es igual a la resistencia R de ese segmento multiplicada por la capacitancia C aguas abajo. Luego, se suman todos los retardos desde la raíz. (Esto supone que la red tiene una estructura de árbol, lo cual es cierto para la mayoría de las redes en chips. En este caso, el retardo de Elmore se puede calcular en tiempo O(N) con dos recorridos del árbol. Si la red no tiene una estructura de árbol, el retardo de Elmore aún se puede calcular, pero implica cálculos matriciales. ^{[ 6 ]} )
• El ajuste de momentos es un método analítico más sofisticado. Puede entenderse como el ajuste de múltiples momentos en el dominio del tiempo o la obtención de una buena aproximación racional (una aproximación de Padé ) en el dominio de la frecuencia . (Estos dos métodos están estrechamente relacionados; véase la transformada de Laplace ). También puede considerarse una generalización del retardo de Elmore, que ajusta el primer momento en el dominio del tiempo (o calcula una aproximación de un polo en el dominio de la frecuencia; son equivalentes). El primer uso de esta técnica, AWE, ^{[ 7 ],} empleó un ajuste de momentos explícito. Métodos más recientes, como PRIMA ^{[ 8 ]} y PVL, utilizan un ajuste de momentos implícito, basado en subespacios de Krylov . Estos métodos son más lentos que Elmore, pero más precisos. En comparación con la simulación de circuitos, son más rápidos, pero menos precisos.
• Se pueden utilizar simuladores de circuitos como SPICE . Este suele ser el método más preciso, pero también el más lento.
• DCL, tal como se definió anteriormente, se puede utilizar tanto para la interconexión como para el retardo de puerta.

A menudo, conviene combinar el cálculo de una puerta lógica con todos los cables conectados a su salida. Esta combinación se suele denominar retardo de etapa .

El retardo de un cable o puerta lógica también puede depender del comportamiento de los componentes cercanos. Este es uno de los principales efectos que se analizan durante las comprobaciones de integridad de la señal .

En el contexto del diseño digital semicustomizado, la información digital precaracterizada suele abstraerse en forma de la tabla de búsqueda (LUT) bidimensional mencionada anteriormente. La idea detrás del método de diseño semicustomizado es utilizar bloques de componentes prefabricados y probados para construir algo más grande, por ejemplo, un chip.

En este contexto, los bloques son compuertas lógicas como NAND, OR, AND, etc. Si bien, en realidad, estas compuertas estarán compuestas por transistores, un ingeniero especializado solo tendrá en cuenta la información de retardo entre el pin de entrada y el de salida, denominada arco de temporización. La tabla bidimensional representa la variabilidad del retardo de la compuerta con respecto a dos variables independientes: la tasa de cambio de la señal en la entrada y la carga en el pin de salida. Estas dos variables se denominan velocidad de respuesta y carga en la jerga de diseño.

Un motor de análisis de temporización estática primero calculará el retardo de las celdas individuales y las combinará para realizar un análisis más profundo.

A medida que las dimensiones de los chips se reducen, los retardos de las compuertas y los cables pueden requerir ser tratados como estimaciones estadísticas en lugar de cantidades deterministas. Para las compuertas, esto exige extensiones a los formatos de la biblioteca. Para los cables, se requieren métodos que puedan calcular las medias y distribuciones de los retardos de los cables. En ambos casos, es fundamental capturar la dependencia de las variables subyacentes, como la tensión umbral y el grosor del metal, ya que estas generan correlaciones entre los retardos de los componentes cercanos. Véase ^{[ 9 ]} para un ejemplo inicial.

• Esfuerzo lógico
• Retraso de propagación
• Automatización del diseño electrónico
• Diseño de circuitos integrados
• Análisis de tiempos estáticos
• Análisis de sincronización estática estadística
• Formato de intercambio parásito estándar